מבוסס ורילוג -ו -ל תכנון לוגי קורס FPGA ASIC

Transcription

מבוסס ורילוג -ו -ל תכנון לוגי קורס FPGA ASIC
‫קורס תכנון לוגי ל‪ ASIC-‬ו‪ FPGA-‬מבוסס ורילוג‬
‫מטרת הקורס‬
‫קורס זה מיועד להכשיר אנשי פיתוח לבצע תכנון דיגיטלי פרקטי של ‪ FPGA‬ו‪ .ASIC -‬הקורס מתחיל‬
‫במבוא לתכנון צ'יפים‪ ,‬ארכיטקטורה של צ'יפים‪ ,‬יסודות של לוגיקה וטרנזיסטורים‪ ,‬מלמד ‪,VERILOG‬‬
‫סינתזה של סכמה מהקוד‪ ,‬אנליזה של זמנים‪ ,‬ומבוא לוריפיקציה‪ .‬בנוסף‪ ,‬הקורס מכיל תרגולים‬
‫מעשיים רבים‪ ,‬שימוש בכלי פיתוח המקובלים בתעשייה‪ ,‬וכן פרוייקט מעשי גדול בשיטות המקובלות‬
‫בתעשייה כולל הצגת הפרוייקט ותהליכי ‪.DR‬‬
‫קהל היעד‬
‫מטרת הקורס היא להכשיר בוגרי לימודי אלקטרוניקה ומחשבים לעבודה במקצוע של ‪FRONT END‬‬
‫‪.DESIGNER‬‬
‫דרכי ההוראה בקורס‬
‫‪‬‬
‫‪‬‬
‫‪‬‬
‫‪‬‬
‫‪‬‬
‫חוברת קורס ‪ +‬חומרי עזר מודפסים‬
‫שימוש בתוכנות פיתוח מתקדמות הנהוגות בחברות המובילות בתעשייה‬
‫תרגול מעשי‪ ,‬כתיבת קוד ורילוג לדזיין ווריפיקציה והרצת סימולציות‬
‫לימוד לעומק של פרוייקט מהתעשייה‬
‫ביצוע פרוייקט מעשי מהתעשייה על כל שלבי הפיתוח והצגתו‬
‫מתכונת הקורס‪:‬‬
‫מיקום‪ :‬מכללת מגמות‪ ,‬פארק אזורים‪ ,‬פתח תקווה‬
‫מפגשים‪ :‬הקורס יכלול ‪ 18‬מפגשים שבועיים של ‪ 4‬שעות‬
‫מחיר‪( ₪ 8,022 :‬ניתן לשלם עד ‪ 6‬תשלומים בכרטיס אשראי ללא ריבית)‬
‫מרצי הקורס‪:‬‬
‫מוריס אנדר – מרצה מנוסה מהתעשייה עם ותק של הרבה הכשרות ומאות בוגרים העובדים כיום‬
‫בתעשיית השבבים‪.‬‬
‫איל יצקן – מרצה בכיר‪ ,‬מנהל מחלקות ‪ VLSI‬במספר חברות בתחום הפיתוח‪ ,‬מרצה באקדמיה‪,‬‬
‫‪ CTO‬של צ'יפ דזיין קולג' ואחראי לחומרי הלימוד‬
‫אולג קופרשלג – מומחה לתכנון שבבים מהתעשיה עם נסיון רב בפיתוח ‪ FPGA‬ו ‪ ASIC‬על כל‬
‫שלבי הפיתוח‪.‬‬
‫סילבוס לקורס תכנון לוגי ל‪ ASIC-‬ו‪ FPGA-‬מבוסס ורילוג‬
‫שיעור ‪ :1‬מבוא ל ‪ FPGA /CHIP‬דזיין‬
‫‪ ‬תיאור מסלול הלימוד‬
‫‪ ‬מבוא לתחום השבבים וה ‪ VLSI‬ולטכנולוגיה‬
‫‪ ‬רקע על התעשייה וההתפתחות בשנים האחרונות‬
‫‪ ‬מושגי יסוד ב ‪ FPGA‬ו ‪ASIC‬‬
‫‪ ‬מבנה רכיבים מתכנתים (‪ CPLD‬ו ‪( FPGA‬‬
‫שיעור ‪ :3‬מבוא לורילוג‪ ,‬מבנים לוגיים לחומרה‬
‫‪‬‬
‫‪‬‬
‫רקע על שפות ‪RTL/HDL‬‬
‫עקרונות השימוש בשפות לתיאור חומרה ורילוג ו‪-‬‬
‫‪VHDL‬‬
‫תרגול ‪ :5‬מבוא ל ‪MODELSIM/QUESTA‬‬
‫‪‬‬
‫‪‬‬
‫לימוד השימוש בכלי‬
‫הרצת קומפילציה וסימולציה על דוגמאות‬
‫תרגול ‪ :7‬כתיבה וסימולציה של בלוקים‬
‫‪‬‬
‫כתיבה והרצה של דוגמאות דזיין‬
‫שיעור ‪ :9‬נושאים מתקדמים‪ ,FSM :‬סינכרון‬
‫‪‬‬
‫‪‬‬
‫כתיבה נכונה של סוגי מכונות המצבים המקובלים‬
‫בתעשייה‬
‫סינכרון שעונים עד רמת הטרנזיסטור‬
‫שיעור ‪ :2‬מערכת על שבב (‪)SOC‬‬
‫‪‬‬
‫‪‬‬
‫‪‬‬
‫‪‬‬
‫‪‬‬
‫מבנה ומרכיבים של מערכת על שבב‬
‫תאור מעמיק של כל המרכיבים‬
‫אופן הפעולה של ‪ SOC‬החל משלבי האיתחול‬
‫אופן הפעולה של ‪AMBA BUS‬‬
‫דוגמאות של צ'יפים שונים והמבנה שלהם‬
‫שיעור ‪ :4‬ורילוג מתקדם‪ ,‬לוגיקה סינכרונית‬
‫‪‬‬
‫‪‬‬
‫תכנון מבני חומרה בסיסיים כמו מונה‪SR,‬‬
‫עקרונות כתיבת הקוד הנכונה לסינתזה‬
‫שיעור ‪ :6‬וריפיקציה באמצעות ורילוג‬
‫‪‬‬
‫‪‬‬
‫הבנת הצורך ואופן הוריפיקציה‬
‫כתיבה נכונה של ‪ TB‬ושיטות ה ‪DEBUG‬‬
‫שיעור ‪ :8‬פרוייקט דוגמא מהתעשייה‬
‫‪‬‬
‫‪‬‬
‫הבנה לעומק של פרוייקט מהתעשייה‬
‫הבנת השיקולים באופן כתיבת ה ‪RTL‬‬
‫שיעור ‪ :11‬מבוא לוריפיקציה‬
‫‪‬‬
‫‪‬‬
‫עקרונות הוריפיקציה המודרנית‬
‫שפות ושיטות הוריפיקציה המקובלות בתעשייה‬
‫שיעור ‪ :11‬וריפיקציה של פרוייקט הדוגמה ומתן תרגול ‪ :12‬הרצת פרוייקט דוגמא‬
‫‪ ‬הרצת הפרוייקט מהתעשייה‬
‫פרוייקט מסכם‬
‫‪ ‬לימוד והבנה של קוד הוריפיקציה של הפרוייקט ‪ ‬איתור באגים מכוונים בפרוייקט‬
‫‪ ‬הבנה מלאה של הפרוייקט ושימוש ב ‪CODE‬‬
‫מהתעשייה‬
‫‪COVERAGE‬‬
‫‪ ‬תאור הפרוייקט המסכם והסבר על אופן הביצוע‬
‫וההצגה שלו‬
‫מפגש ‪ :13‬פגישת ‪ KICKOFF‬לפרוייקט‬
‫מפגש ‪ PDR :14‬לפרוייקט‬
‫‪ ‬הצגת הסטודנטים של הדרך שבה הם מבינים את‬
‫הפרוייקט המסכם‬
‫‪ ‬בדיקת שאלות הסטודנטים לגבי הפרוייקט לפני ביצוע‬
‫‪ ‬הצגת הסטודנטים של המפרט של הפרוייקט‬
‫אותו הם מבצעים‬
‫‪ ‬קבלת אישור לכתיבת הקוד וביצוע הפרוייקט‬
‫‪ ‬סגירת נושאים פתוחים בהבנת הביצוע‬
‫שיעור ‪ :15‬מבוא לסינתזה ותזמונים‬
‫שיעור ‪ :16‬סינתזה ל ‪ FPGA‬ובדיקת תוצאות‬
‫‪‬‬
‫‪‬‬
‫‪‬‬
‫מבוא לשיקולי ‪ TIMING‬בתכנון חומרה ל ‪ASIC‬‬
‫ול ‪FPGA‬‬
‫הבנה של אופן הגדרת התזמונים של הרכיב‬
‫הבנה בקריאת דוחות ‪ TIMING‬והדרך לפתרון בעיות‬
‫תרגול‪ :‬עבודה מודרכת על הפרוייקט‬
‫‪‬‬
‫עבודה על סיום הפרוייקט ופתרון בעיות עם המתרגל‬
‫‪‬‬
‫סינתזה ל ‪ ,FPGA‬הרצה ובדיקת תוצאות‬
‫לדוגמאות‪ ,‬אנליזה של התוצאות ואופטימיזציה‬
‫שיעור ‪ ,FDR :16‬הצגת פרוייקטים‪ ,‬סיכום‬
‫‪ ‬הצגת הפרוייקט המסכם לפי קבוצות‬
‫‪ ‬סיכום ההכשרה‬
‫‪ ‬חלוקת תעודות סיום‬
‫לפרטים נוספים אנא צור‪/‬י קשר עם נתנאל בטלפון ‪ 20-6060216‬או ‪254-4066184‬‬
‫או באימייל ‪ [email protected]‬או דרך האתר ‪www.chipdesigncollege.com‬‬
‫נשמח לראותך בין תלמידנו‬
‫צוות הייטק אקספרטס (צ'יפ דזיין קולג') מבית מייפל טכנולוגיות בע"מ‬