SASE 2012 IA-32 Embedded

SASE 2012
IA-32 Embedded - Arquitectura ATOM
A. Furfaro, F. Espain, C. Cuttitta, A. CamposUniversidad Tecnológica Nacional - Facultad Regional Bs. As.
Departamento de Ingenierı́a Electrónica
17 de Agosto de 2012
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
1de
/ 69
Inge
Agenda
1
2
3
4
5
Arquitectura
CPU
Subsistema de memoria
Subsistema de Video
Media Applications
Modelo de ejeccución SIMD
Implementaciones SIMD
Yocto Project
Descripcion
Carpetas y espacio de trabajo
Instalacion
Procesamiento de imagenes
Transformaciones
Filtros Morfológicos
Proyecto ANPR
Etapas del ANPR
Secuencia del Proceso
Análisis
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
1de
/ 69
Inge
Arquitectura
Evolución
c
Figura: ATOM. Diagrama Interno. Cortesı́a
Intel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
2de
/ 69
Inge
Arquitectura
Evolución
c
Figura: Evolución de las arquitecturas N45XX a E65XX.Cortesı́a
Intel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
3de
/ 69
Inge
Arquitectura
Detalle de Componentes Internos de los ATOM E65XX
c
Figura: ATOM. Detalle de componentes Internos. Cortesı́a
Intel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
4de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Caracterı́sticas principales
Clock: 0.6GHz a 1.6GHz.
Proceso de Fabricación 45 y 32 nm high-k metal-gate CMOS.
1 Core con SMT (Simulaneous Multi Threading) de 2 threads
(mediante la clásica Tecnologı́a Hyperthreading).
R
Tercer generación de Enhanced Intel SpeedStep technology.
Esta tecnologı́a permite adaptar la frecuencia de clock a las
demandas de procesamiento, reduciéndola cuando el procesador
no está exigido de modo de minimizar la disipación de calor y
bajando por consiguiente los requerimientos de potencia.
Tecnologı́a de Virtualización por hardware. Idem procesadores
IA-32.
Extensiones de 64 bits. Ídem procesadores IA-32, excepto que
direcciona solo de 2 a 4 Gbytes de Memoria fı́sica.
Extensiones SIMD de 128 bits (Hasta Tecnologı́a SSSE3). Ídem
procesadores IA-32.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
5de
/ 69
Inge
Arquitectura
CPU
Advanced Micro-Ops Execution
Ejecución de Instrucciones que equivalen a una micro operación
única desde la decodificación hasta el retiro, incluyendo
instrucciones con registro único, carga y almacenamiento.
Pipeline con ejecución en orden de 16 etapas optimizado para
maximizar el rendimiento y reducir el consumo de energı́a.
Pipelines dobles para habilitar, decodificar, ejecutar y retirar dos
instrucciones por ciclo.
Stack pointer mejorado para ejecución de ingreso y retorno a
funciones.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
6de
/ 69
Inge
Arquitectura
CPU
Advanced Micro-Ops Execution
Ejecución de Instrucciones que equivalen a una micro operación
única desde la decodificación hasta el retiro, incluyendo
instrucciones con registro único, carga y almacenamiento.
Pipeline con ejecución en orden de 16 etapas optimizado para
maximizar el rendimiento y reducir el consumo de energı́a.
Pipelines dobles para habilitar, decodificar, ejecutar y retirar dos
instrucciones por ciclo.
Stack pointer mejorado para ejecución de ingreso y retorno a
funciones.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
6de
/ 69
Inge
Arquitectura
CPU
Advanced Micro-Ops Execution
Ejecución de Instrucciones que equivalen a una micro operación
única desde la decodificación hasta el retiro, incluyendo
instrucciones con registro único, carga y almacenamiento.
Pipeline con ejecución en orden de 16 etapas optimizado para
maximizar el rendimiento y reducir el consumo de energı́a.
Pipelines dobles para habilitar, decodificar, ejecutar y retirar dos
instrucciones por ciclo.
Stack pointer mejorado para ejecución de ingreso y retorno a
funciones.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
6de
/ 69
Inge
Arquitectura
CPU
Advanced Micro-Ops Execution
Ejecución de Instrucciones que equivalen a una micro operación
única desde la decodificación hasta el retiro, incluyendo
instrucciones con registro único, carga y almacenamiento.
Pipeline con ejecución en orden de 16 etapas optimizado para
maximizar el rendimiento y reducir el consumo de energı́a.
Pipelines dobles para habilitar, decodificar, ejecutar y retirar dos
instrucciones por ciclo.
Stack pointer mejorado para ejecución de ingreso y retorno a
funciones.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
6de
/ 69
Inge
Arquitectura
CPU
Advanced Micro-Ops Execution
Ejecución de Instrucciones que equivalen a una micro operación
única desde la decodificación hasta el retiro, incluyendo
instrucciones con registro único, carga y almacenamiento.
Pipeline con ejecución en orden de 16 etapas optimizado para
maximizar el rendimiento y reducir el consumo de energı́a.
Pipelines dobles para habilitar, decodificar, ejecutar y retirar dos
instrucciones por ciclo.
Stack pointer mejorado para ejecución de ingreso y retorno a
funciones.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
6de
/ 69
Inge
Arquitectura
CPU
Diagrama detallado
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
7de
/ 69
Inge
Arquitectura
Subsistema de memoria
Subsistema de memoria
Cache
L1 de Instrucciones de 20 K.
L1 de Datos de 32 K.
L2 de Instrucciones y Datos de 512 K, asociativo de
8 vı́as.
Bus de datos de 256 bits entre L1 y L2 para
maximizar la velocidad de transferencia de datos.
Prebúsqueda y carga especulativa de datos en los
cache L1 y L2, en función de detección inteligente de
patrones de acceso a fin de maximizar el hit rate.
Controlador DDR
Single Channel Memory Controller DDR2. 800
MT/s (Mega Transfer per seconds)
8 devices, hasta 2GB
Bus de 32 bits
Memory down only
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
8de
/ 69
Inge
Arquitectura
Subsistema de memoria
Subsistema de memoria
Cache
L1 de Instrucciones de 20 K.
L1 de Datos de 32 K.
L2 de Instrucciones y Datos de 512 K, asociativo de
8 vı́as.
Bus de datos de 256 bits entre L1 y L2 para
maximizar la velocidad de transferencia de datos.
Prebúsqueda y carga especulativa de datos en los
cache L1 y L2, en función de detección inteligente de
patrones de acceso a fin de maximizar el hit rate.
Controlador DDR
Single Channel Memory Controller DDR2. 800
MT/s (Mega Transfer per seconds)
8 devices, hasta 2GB
Bus de 32 bits
Memory down only
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
8de
/ 69
Inge
Arquitectura
Subsistema de memoria
Subsistema de memoria
Cache
L1 de Instrucciones de 20 K.
L1 de Datos de 32 K.
L2 de Instrucciones y Datos de 512 K, asociativo de
8 vı́as.
Bus de datos de 256 bits entre L1 y L2 para
maximizar la velocidad de transferencia de datos.
Prebúsqueda y carga especulativa de datos en los
cache L1 y L2, en función de detección inteligente de
patrones de acceso a fin de maximizar el hit rate.
Controlador DDR
Single Channel Memory Controller DDR2. 800
MT/s (Mega Transfer per seconds)
8 devices, hasta 2GB
Bus de 32 bits
Memory down only
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
8de
/ 69
Inge
Arquitectura
Subsistema de Video
Subsistema Video
Video Engine
Hardware de Codificación y Decodificación de
video
Formatos de Codificación MPEG4 y H.264.
Formatos de Decodificación MPEG2, MPEG4, VC1,
WMV9, y H.264.
Gráficos Integrados
Frecuencia de hasta 400 MHz.
Soporte OpenGL *ES2.0, OpenVG * 1.1
Dual Display
LVDS y SDVO de 24-bit single channel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
9de
/ 69
Inge
Arquitectura
Subsistema de Video
Subsistema Video
Video Engine
Hardware de Codificación y Decodificación de
video
Formatos de Codificación MPEG4 y H.264.
Formatos de Decodificación MPEG2, MPEG4, VC1,
WMV9, y H.264.
Gráficos Integrados
Frecuencia de hasta 400 MHz.
Soporte OpenGL *ES2.0, OpenVG * 1.1
Dual Display
LVDS y SDVO de 24-bit single channel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
9de
/ 69
Inge
Arquitectura
Subsistema de Video
Subsistema Video
Video Engine
Hardware de Codificación y Decodificación de
video
Formatos de Codificación MPEG4 y H.264.
Formatos de Decodificación MPEG2, MPEG4, VC1,
WMV9, y H.264.
Gráficos Integrados
Frecuencia de hasta 400 MHz.
Soporte OpenGL *ES2.0, OpenVG * 1.1
Dual Display
LVDS y SDVO de 24-bit single channel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
9de
/ 69
Inge
Arquitectura
Subsistema de Video
Subsistema Video
Video Engine
Hardware de Codificación y Decodificación de
video
Formatos de Codificación MPEG4 y H.264.
Formatos de Decodificación MPEG2, MPEG4, VC1,
WMV9, y H.264.
Gráficos Integrados
Frecuencia de hasta 400 MHz.
Soporte OpenGL *ES2.0, OpenVG * 1.1
Dual Display
LVDS y SDVO de 24-bit single channel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 deBs.
Agosto
As.Departamento
de 2012
9de
/ 69
Inge
Arquitectura
Subsistema de Video
Controlador de Gráficos en detalle
c
Figura: Subsistema de Video Interno. Cortesı́a
Intel
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
10de
/ 69
Inge
Media Applications
Modelo de ejeccución SIMD
Single Instruction Multiple Data
Memoria
a1
a2
a3
a4
b1
b2
b3
b4
r1
r2
r3
r4
Se trata de un modelo de ejecución capaz de
computar una sola operación sobre un conjunto de
múltiples datos.
Se refiere a esta técnica como paralelismo a nivel
de datos.
Es particularmente útil para procesar audio, video,
o imágenes en donde se aplican algoritmos
repetitivos sobre sets de datos del mismo formato y
que se procesan en conjunto, como por ejemplo en
filtros, compresores, codificadores en donde la
salida depende de los últimos n valores de
muestras tomados.
La figura muestra el layout tı́pico de variables
memoria para aplicar este modelo
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
11de
/ 69
Inge
Media Applications
Modelo de ejeccución SIMD
Como serı́a la vida sin SIMD?
Memoria
a1
a2
a3
a4
b1
b2
b3
b4
Considerando el sector de memoria de la figura,
nos proponemos realizar una operación aritmética o
lógica sobre las cadenas de datos an y bn ,
almacenando el resultado en rn
Si un procesador no dispone de un modelo
arquitectural que le permita implementar
paralelismo a nivel de datos, como SIMD,esta
operación implica un loop.
r1
r2
r3
r4
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
12de
/ 69
Inge
Media Applications
Modelo de ejeccución SIMD
Single Instruction Single Data
Memoria
a1
R1
a2
R2
Operación
SImple
a3
a4
R3
b1
b2
b3
b4
r1
r2
r3
r4
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
13de
/ 69
Inge
Media Applications
Modelo de ejeccución SIMD
Single Instruction Single Data
Memoria
a1
a2
R1
a3
R2
Operación
SImple
a4
R3
b1
b2
b3
b4
r1
r2
r3
r4
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
14de
/ 69
Inge
Media Applications
Modelo de ejeccución SIMD
Single Instruction Single Data
Memoria
a1
a2
a3
a4
b1
R1
Operación
SImple
R2
R3
b2
b3
b4
r1
r2
r3
r4
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
15de
/ 69
Inge
Media Applications
Modelo de ejeccución SIMD
Single Instruction Single Data
Memoria
a1
a2
a3
a4
R1
Operación
SImple
R2
b1
b2
R3
b3
b4
r1
r2
r3
r4
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
16de
/ 69
Inge
Media Applications
Modelo de ejeccución SIMD
Single Instruction Multiple Data
Cada Registro se carga en una sola instrucción
La operación se efectúa en la segunda instrucción
Memoria
a1
a2
Registro SIMD
a3
a4
Operación
SIMD
b1
b2
b3
Registro SIMD
b4
r1
r2
Registro SIMD
r3
r4
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
17de
/ 69
Inge
Media Applications
Implementaciones SIMD
Multimedia extensions - MMX
Registros
63
Tipos de datos
0
MMO
MM1
8 bytes enteros empquetados
MM2
MM3
4 words enteros empaquetados
MM4
MM5
2 doble words enteros empaquetados
MM6
MM7
1 quad word
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
18de
/ 69
Inge
Media Applications
Implementaciones SIMD
Streaming SIMD Extension
Registros
127
Tipos de datos
0
XMMO
XMM1
16bytes enteros empaquetados
XMM2
XMM3
8 words enteros empaquetados
XMM4
XMM5
4doble words enteros empaquetados
XMM6
XMM7
2 quad word enteros empaquetados
1 doble quad word
4 Punto Flotante simple precisión empaquetados
2 Punto Flotante doble precisión empaquetados
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
19de
/ 69
Inge
Media Applications
Implementaciones SIMD
Streaming SIMD Extension en Modo 64 bits
Registros
127
Tipos de datos
0
XMMO
XMM1
16bytes enteros empquetados
XMM2
XMM3
8 words enteros empaquetados
XMM4
XMM5
4doble words enteros empaquetados
XMM6
XMM7
2 quad word enteros empaquetados
XMM8
XMM9
1 doble quad word
XMM10
XMM11
4 Punto Flotante simple precisión empaquetados
XMM12
XMM13
2 Punto Flotante doble precisión empaquetados
XMM14
XMM15
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
20de
/ 69
Inge
Media Applications
Implementaciones SIMD
Digital Media Boost... Que quiere decir?
El procesador tiene dos ports para despachar a ejecución
instrucciones SIMD.
La mayorı́a de las instrucciones SIMD de enteros de 128 bits se
ejecutan en un ciclo de clock.
El core puede ejecutar hasta seis operaciones de punto flotante
por ciclo.
Hasta dos operaciones SIMD de enteros empaquetados en
registros de 128 bits por ciclo.
Safe Instruction Recognition (SIR): función que le permite retirar
operaciones de punto flotante fuera de orden con respecto de
instrucciones enteras.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
21de
/ 69
Inge
Yocto Project
Descripcion
Yocto
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
22de
/ 69
Inge
Yocto Project
Descripcion
Poky
Poky
1
2
Bitbake
Metadata
1
Configuración(.conf)
2
Clases(.bbclass)
3
Recipes(.bb)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
23de
/ 69
Inge
Yocto Project
Descripcion
Poky
Poky
1
2
Bitbake
Metadata
1
Configuración(.conf)
2
Clases(.bbclass)
3
Recipes(.bb)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
23de
/ 69
Inge
Yocto Project
Descripcion
Poky
Poky
1
2
Bitbake
Metadata
1
Configuración(.conf)
2
Clases(.bbclass)
3
Recipes(.bb)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
23de
/ 69
Inge
Yocto Project
Descripcion
Poky
Poky
1
2
Bitbake
Metadata
1
Configuración(.conf)
2
Clases(.bbclass)
3
Recipes(.bb)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
23de
/ 69
Inge
Yocto Project
Descripcion
Poky
Poky
1
2
Bitbake
Metadata
1
Configuración(.conf)
2
Clases(.bbclass)
3
Recipes(.bb)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
23de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
espacio de trabajo
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
24de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
build
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
25de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
conf
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
26de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
imagenes
imágenes
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
27de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
bblayers.conf
build/conf/bblayers.conf
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
28de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
local.conf
build/conf/local.conf
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
29de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
recipe
Ejemplo de recipe (bbfile)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
30de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
recipe
Ejemplo de recipe (bbfile)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
31de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
Montar imagen
Crear un USB
# dd if=core-image-minimal-atom-pc.hddimg of=/dev/sdb
Crear un disco
mkfs.ext3 /dev/sdXN
mount /dev/sdXN /mnt/disco
mount -o loop core-image-minimal.ext3 /mnt/aux
cp -a /mnt/aux/* /mnt/disco
grub-install –recheck –root-directory=/mnt/disco /dev/sdX
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
32de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
menu.cfg
vi /mnt/disco/boot/grub/grub.cfg
set default=”0”
set timeout=”30”
menuentry Yocto {
insmod part msdos
insmod ext2
set root=(hd0,msdos3)
linux /boot/bzImage root=/dev/sda3
}
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
33de
/ 69
Inge
Yocto Project
Carpetas y espacio de trabajo
layers y BSP
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
34de
/ 69
Inge
Yocto Project
Instalacion
Procedimiento de Instalación de Yocto Project
1
2
3
4
5
6
7
Bajar poky[VERSION].tar.bz2
$ tar xvfJ poky-edison-6.0.1.tar.bz2
$ $ source oe-init-build-env
$ vi conf/local.conf
$ vi conf/bblayers.conf
$ bitbake core-image-[minimal sato etc]
$ runqemu qemux86 core-image-minimal
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
35de
/ 69
Inge
Yocto Project
Instalacion
Procedimiento de Instalación de Yocto Project
1
2
3
4
5
6
7
Bajar poky[VERSION].tar.bz2
$ tar xvfJ poky-edison-6.0.1.tar.bz2
$ $ source oe-init-build-env
$ vi conf/local.conf
$ vi conf/bblayers.conf
$ bitbake core-image-[minimal sato etc]
$ runqemu qemux86 core-image-minimal
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
35de
/ 69
Inge
Yocto Project
Instalacion
Procedimiento de Instalación de Yocto Project
1
2
3
4
5
6
7
Bajar poky[VERSION].tar.bz2
$ tar xvfJ poky-edison-6.0.1.tar.bz2
$ $ source oe-init-build-env
$ vi conf/local.conf
$ vi conf/bblayers.conf
$ bitbake core-image-[minimal sato etc]
$ runqemu qemux86 core-image-minimal
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
35de
/ 69
Inge
Yocto Project
Instalacion
Procedimiento de Instalación de Yocto Project
1
2
3
4
5
6
7
Bajar poky[VERSION].tar.bz2
$ tar xvfJ poky-edison-6.0.1.tar.bz2
$ $ source oe-init-build-env
$ vi conf/local.conf
$ vi conf/bblayers.conf
$ bitbake core-image-[minimal sato etc]
$ runqemu qemux86 core-image-minimal
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
35de
/ 69
Inge
Yocto Project
Instalacion
Procedimiento de Instalación de Yocto Project
1
2
3
4
5
6
7
Bajar poky[VERSION].tar.bz2
$ tar xvfJ poky-edison-6.0.1.tar.bz2
$ $ source oe-init-build-env
$ vi conf/local.conf
$ vi conf/bblayers.conf
$ bitbake core-image-[minimal sato etc]
$ runqemu qemux86 core-image-minimal
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
35de
/ 69
Inge
Yocto Project
Instalacion
Procedimiento de Instalación de Yocto Project
1
2
3
4
5
6
7
Bajar poky[VERSION].tar.bz2
$ tar xvfJ poky-edison-6.0.1.tar.bz2
$ $ source oe-init-build-env
$ vi conf/local.conf
$ vi conf/bblayers.conf
$ bitbake core-image-[minimal sato etc]
$ runqemu qemux86 core-image-minimal
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
35de
/ 69
Inge
Yocto Project
Instalacion
Procedimiento de Instalación de Yocto Project
1
2
3
4
5
6
7
Bajar poky[VERSION].tar.bz2
$ tar xvfJ poky-edison-6.0.1.tar.bz2
$ $ source oe-init-build-env
$ vi conf/local.conf
$ vi conf/bblayers.conf
$ bitbake core-image-[minimal sato etc]
$ runqemu qemux86 core-image-minimal
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
35de
/ 69
Inge
Procesamiento de imagenes
Transformaciones
Color a grises
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
36de
/ 69
Inge
Procesamiento de imagenes
Transformaciones
Redimensionar
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
37de
/ 69
Inge
Procesamiento de imagenes
Transformaciones
z = 1 + sen(x)cos(y)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
38de
/ 69
Inge
Procesamiento de imagenes
Transformaciones
z = 1 + sen(x)cos(y)
nearest
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
39de
/ 69
Inge
Procesamiento de imagenes
Transformaciones
z = 1 + sen(x)cos(y)
bilinear
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
40de
/ 69
Inge
Procesamiento de imagenes
Transformaciones
z = 1 + sen(x)cos(y)
bicubic
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
41de
/ 69
Inge
Procesamiento de imagenes
Transformaciones
Binarización
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
42de
/ 69
Inge
Procesamiento de imagenes
Filtros Morfológicos
Filtros Morfológicos
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
43de
/ 69
Inge
Procesamiento de imagenes
Filtros Morfológicos
Filtros Morfológicos
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
44de
/ 69
Inge
Procesamiento de imagenes
Filtros Morfológicos
Filtros Morfológicos
B = (A • k) = ( A ⊕ k) k
C = (B ◦ k) = ( B k) ⊕ k
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
45de
/ 69
Inge
Procesamiento de imagenes
Filtros Morfológicos
Reconocimiento de caracteres
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
46de
/ 69
Inge
Procesamiento de imagenes
Filtros Morfológicos
Reconocimiento de caracteres
Correlación
R = corr 2D(x, y) =
XX
X (i, j).Y (x + i, y + j)
i=0 j=0
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
47de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Etapas
1
2
3
4
5
streaming de video RTSP
Fotograma de un video streaming
Extracción de la región de patente
Segmentación de caracteres
Reconocimiento de los caracteres
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
48de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Etapas
1
2
3
4
5
streaming de video RTSP
Fotograma de un video streaming
Extracción de la región de patente
Segmentación de caracteres
Reconocimiento de los caracteres
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
48de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Etapas
1
2
3
4
5
streaming de video RTSP
Fotograma de un video streaming
Extracción de la región de patente
Segmentación de caracteres
Reconocimiento de los caracteres
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
48de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Etapas
1
2
3
4
5
streaming de video RTSP
Fotograma de un video streaming
Extracción de la región de patente
Segmentación de caracteres
Reconocimiento de los caracteres
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
48de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Etapas
1
2
3
4
5
streaming de video RTSP
Fotograma de un video streaming
Extracción de la región de patente
Segmentación de caracteres
Reconocimiento de los caracteres
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
48de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Librerias
Librerias utilizadas
1
2
3
OpenCv
FFMPEG
Qt
ANPR GUI Interface.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
49de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Librerias
Librerias utilizadas
1
2
3
OpenCv
FFMPEG
Qt
ANPR GUI Interface.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
49de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Librerias
Librerias utilizadas
1
2
3
OpenCv
FFMPEG
Qt
ANPR GUI Interface.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
49de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Datos de entrada
RTSP (Real Time Streaming Protocol)
H.264
DCIF resolución (528x384)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
50de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Datos de entrada
RTSP (Real Time Streaming Protocol)
H.264
DCIF resolución (528x384)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
50de
/ 69
Inge
Proyecto ANPR
Etapas del ANPR
Datos de entrada
RTSP (Real Time Streaming Protocol)
H.264
DCIF resolución (528x384)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
50de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
Imagen original
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
51de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
Recorte y
redimensión de
la imagen
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
52de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
Binarización
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
53de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
formula
B = (A • k) = ( A ⊕ k) k
Cierre
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
54de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
formula
C = (B ◦ k) = ( B k) ⊕ k
Apertura
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
55de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
formula
D = (C ⊕ k)
Dilatación
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
56de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
formula
D = (C k)
Erosión
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
57de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
Región útil
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
58de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
binariza y
redimensiona
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
59de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
región de interés
(ROI)
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
60de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
cada caracter está dentro de
un bounding box y luego se
compara con un patrón.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
61de
/ 69
Inge
Proyecto ANPR
Secuencia del Proceso
Correlación entre caracteres
formula
P
corr = qP
− Amed )(Bmin − Bmed )
P
− Amed )2 m,n (Bmin − Bmed )2
m,n (Amin
m,n (Amin
Utilidad de la correlación
Ejemplo de correlación
espacial entre un caracter
obtenido de la placa patente
y el patrón.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
62de
/ 69
Inge
Proyecto ANPR
Análisis
Tabla 1
Extracción de patente
Segmentación de caracteres
Reconocimiento de caracteres
Atom Yocto
115.45±32.33
14.35±0.17
193.50±0.66
BeagleBoard XM
390.53±187,20
20.33±0.22
669.12±4.19
Atom Arch 32
139.60±40.78
11.93±0.09
296.90±7.60
Atom Fedora
149.72±56.04
40.40±1.82
226.79±6.57
10.81±2.55
1.48±0.06
20.67±1.06
Ubuntu PC
Tabla I. valores medios y desvı́o estándar de distintos sistemas embebido y distinto
S.O.Todos los tiempos están expresados en milisegundos.
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
63de
/ 69
Inge
Proyecto ANPR
Análisis
Tabla 2
No patentes
0o
95
5o
87
10o
54
15o
1
1
100 muestras
2
Patrones de 30x128 pixeles
3
Condiciones de iluminación externa controlada
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
64de
/ 69
Inge
Conclusiones
1
2
3
4
Performance : time/power, time/patterns
FPGA
Ángulo
Calidad del Fotograma
Conclusiones
1
2
3
4
Performance : time/power, time/patterns
FPGA
Ángulo
Calidad del Fotograma
Conclusiones
1
2
3
4
Performance : time/power, time/patterns
FPGA
Ángulo
Calidad del Fotograma
Conclusiones
1
2
3
4
Performance : time/power, time/patterns
FPGA
Ángulo
Calidad del Fotograma
Apéndice
For Further Reading
For Further Reading I
Bradski G., Kaehler A.
Learning OpenCV, First Edition.
OŔeilly Ed., Sebastopol , USA. 2008
Karim Yaghmour.
Building Embedded Linux Systems.
OŔeilly Ed., April. 2003
Sedighi A., Vafadust M.
A new and robust method for character segmentation and recognition in license plate
images.
Expert Systems with Applications 38(11). 13497-13504, 2011
H. Schulzrinne, A. Rao, R. Lanphier
Real Time Streaming Protocol (RTSP).
Network Working Group. 1998
Sirithinaphong T., Chamnongthai K.
The recognition of car license plate for automatic parking system.
ISSPA (1), 455-457, 2009
Jiao J., Ye Q., Huang Q.
A configurable method for multi-style license plate recognition.
Pattern Recognition 42(3),358-369, 2009
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
66de
/ 69
Inge
Apéndice
For Further Reading
For Further Reading II
Conci A., de Carvalho J.E.R., Rauber T.W.
A Complete System for Vehicle Plate Localization,Segmentation and Recognition in Real
Life Scene.
IEEE Latin America Transactions 7(5), 497-506, 2009
Erdinc Kocer H., Kursat Cevik K.
Artificial neural networks based vehicle license plate recognition.
Procedia Computer Science 3, 1033-1037, 2011
A. Furfaro, F. Espain, C. Cuttitta, A. Campos-Universidad
SASE 2012IA-32
Tecnol
Embedded
ógica Nacional
- Arquitectura
- Facultad
ATOM
Regional
17 de Agosto
Bs. As.Departamento
de 2012
67de
/ 69
Inge
Para pensar
“Las especies que sobreviven no son las más
fuertes, ni las más rápidas, ni las más
inteligentes; sino aquellas que se adaptan mejor
al cambio. ”– Charles Darwin
¿..?
PREGUNTAS ?