Tipps und Tricks für den PCB Editor Produkt

Transcription

Titel:
Tipps und Tricks für den PCB Editor
Produkt:
OrCAD / Allegro PCB Editor
Summary:
Sammlung wichtiger Tipps und Tricks
Autor/Date: Beate Wilke /8.1.2015
Version 1.0
Inhaltsverzeichnis
1
2
3
4
5
6
Z-Copy ........................................................................................................................... 3
Pin to Pin DRC ............................................................................................................... 4
Locked Property ............................................................................................................. 5
Unfix All .......................................................................................................................... 6
Display > Status ............................................................................................................. 7
Shapes ........................................................................................................................... 8
6.1
Pin Properties.......................................................................................................... 8
6.2
Boundary darstellen ................................................................................................ 9
7 File Manager .................................................................................................................10
8 Variablen anschauen .....................................................................................................11
9 User Preferences ..........................................................................................................12
9.1
File manager > Output_dir ......................................................................................12
9.2
File manager > Versioning .....................................................................................12
10
Funckey .....................................................................................................................13
10.1 Wo finde ich existierende funckeys ........................................................................13
10.2 Beispiele für Funckeys ...........................................................................................14
11
Lagenfarben ändern ..................................................................................................15
12
Views .........................................................................................................................16
13
Via Labels und andere Design Parameter..................................................................17
14
Differentielle Paare – Tandem Routing ......................................................................18
15
Working Layer Mode ..................................................................................................19
16
Fanout .......................................................................................................................20
16.1 Create Fanout ........................................................................................................20
16.2 Copy Fanout...........................................................................................................23
16.3 Via Structure ..........................................................................................................23
16.4 Convert Fanout ......................................................................................................24
17
NET_SHORT .............................................................................................................25
Application Note
Page 1 von 36
18
Bauteil Gruppen drehen .............................................................................................26
19
Padstack ....................................................................................................................27
19.1 Padstack austauschen ...........................................................................................27
19.2 Design Padstack ....................................................................................................28
19.3 Padstack Boundary ................................................................................................29
19.4 Multiple Drill............................................................................................................30
20
Export Library ............................................................................................................31
21
Same Net DRC einstellen ..........................................................................................32
22
NC Pins prüfen ..........................................................................................................33
23
File commands ..........................................................................................................34
23.1 Reopen ..................................................................................................................34
23.2 Write ......................................................................................................................34
24
Journal File ................................................................................................................35
25
Weitere AN und hilfreiche Dokumente .......................................................................36
25.1 Site Steuerung .......................................................................................................36
25.2 Start el. Constraining ..............................................................................................36
25.3 proppref.pdf ............................................................................................................36
Application Note
Page 2 von 36
1 Z-Copy
Mit Edit > Z-Copy lassen sich existierende Shapes (z.B. Outline) auf andere Lagen kopieren
um z. B. Route oder Place Keepins zu generieren.
Beim Kopieren von Kupfer Shapes lassen sich Netznamen und Voids mit kopieren.
Außerdem kann jedes kopierte Shape über die Size Einstellung umlaufend kleiner oder
größer gemacht werden.
Wenn Sie im Subclass Feld mit Wildcards arbeiten lässt sich ein Shape gleichzeitig auf
mehrere Lagen kopieren.
In unserem Beispiel heißen die Innenlagen L2, L3, usw. Das kopierte Shape wird mit dem
Wert L* also auf alle Innenlagen kopiert und dabei umlaufen um den Wert 50 verkleinert. Die
Einheiten des Wertes 50 sind die Design Units.
Application Note
Page 3 von 36
2 Pin to Pin DRC
Bei hochpoligen Bauteilen unterschreitet der Pin to Pin Abstand innerhalb des Bauteils
gelegentlich die minimalen Abstands Regeln.
Um solche Fehler zu unterdrücken gibt es das Property NODRC_SYM_SAME_PIN. Das
Property kann ein Wert sein von:
• Design (BRD oder MCM File)
• Symbol Instance
• Symbol Definition
Das Property wird mit dem Edit > Properties Befehl gesetzt. Um das Property Als Design
Property zu setzen ist eine spezielle Vorgehensweise erforderlich.
•
•
•
Edit > Properties
Im Find Fenster Find By Name = Drawing
Dann das Property wie gewohnt vergeben.
Application Note
Page 4 von 36
3 Locked Property
Das Locked Property wird über Edit > Properties vergeben.
Es schützt einzelne Bauteile und Bauteile in Modulen vor Veränderungen. Bestandteile des
Bauteils können nicht versehentlich gelöscht oder verändert werden. Trotzdem lassen sich
die Bauteile verschieben, drehen, spiegeln und Properties verändern.
Das Property kann ein Wert sein von:
• Design (BRD oder MCM File)
• Modul
• Symbol Instance
• Symbol Definition
Application Note
Page 5 von 36
4 Unfix All
Häufig sind nur einzelne Bestandteile eines Netzes oder Bauteil gefixt. Trotzdem hat dieser
Fix Status Einfluss auf das gesamte Element. Um nicht unnötig die verschiedenen
Kategorien durchsuchen zu müssen, um das Fix Property zu finden, gibt es die Funktion
Unfix All.
•
•
•
Selektieren Sie das Unfix Icon
Selektieren Sie entsprechenden Elemente oder das gesamte Design
Rechte Maus Taste > Unfix All
Application Note
Page 6 von 36
5 Display > Status
Das Status Fenster gibt nicht nur den aktuellen Design Stand an, es hilft auch bei der
Fehlersuche. Dazu klicken Sie auf die farbigen Quadrate auf der linken Seite. Es öffnet sich
ein Report mit unterstrichenen blauen Links. Diese können Sie benutzen um offene
Verbindungen, fehlerhafte Shapes, usw. zu finden.
Application Note
Page 7 von 36
6 Shapes
Kupfer Shapes lassen sich auf 3 Ebenen einstellen:
• Globale Shape Parameter
• Lokale Shape Parameter
• Pin Properties
6.1 Pin Properties
Mit den Pin Properties lassen sich einzelne Pins innerhalb einer Shape mit einem anderen
Thermal anschließen. Es gibt acht Properties, die alle mit Dyn_ anfangen.
•
•
•
Edit > Properties
Pin, Pins oder Via selektieren
Das entsprechende Property auswählen und den Wert vergeben.
DYN_CLEARANCE_OVERSIZE
Vergrößert den Abstand zwischen Pin und Shape, egal ob der Pin an die Shape
angeschlossen ist oder nicht.
DYN_CLEARANCE_TYPE
Entspricht der Clearance Einstellung aus den Shape Parametern
DYN_FIXED_THERM_WIDTH
Setzt feste Breite für die Stege der Wärmefalle
Application Note
Page 8 von 36
DYN_MIN_THERMAL_CONNS
Setzt den Wert für die minimale Anzahl von Stegen einer Wärmefalle.
DYN_MAX_THERMAL_CONNS
Setzt den Wert für die maximale Anzahl von Stegen einer Wärmefalle.
DYN_OVERSIZE_THERM_WIDTH
Definiert die zusätzliche Stegbreite.
DYN_THERMAL_BEST_FIT
Best_Fit erlaubt den Stegen bis zu 15 Grad von der vorgegebenen Ausrichtung
abzuweichen.
DYN_THERMAL_CON_TYPE
Setzt einen anderen Connection Type. Mögliche Werte sind:
• Orthogonal – Stege on 0, 90, 180, und 270 Grad
• Diagonal – Stege in 45 Grad
• 8-Way – bis zu 8 Stege diagonal und orthogonal
• Full Contact – Keine Wärmefalle, der Pin / Via ist vollflächig angeschlossen
• None – Pin / Via ist ausgespart, heißt nicht angeschlossen.
6.2 Boundary darstellen
Jede Shape hat eine Boundary, die ursprünglich gezeichnete Kontur, hier rot dargestellt.
Die Boundary hilft beim Bearbeiten der Kontur und bei der Suche nach fehlerhaften Shapes.
Wenn Sie ihre elektrischen Lagen über das Visibility Fenster rechts einblenden wird die
Boundary nicht mit dargestellt.
Dies geht nur unter Display > Color/Visibility > Stackup
Application Note
Page 9 von 36
7 File Manager
Mit Tools > Utilities > File Manager öffnet sich ein Windows Explorer und zeigt den
aktuellen Arbeits-Ordner an.
Application Note
Page 10 von 36
8 Variablen anschauen
Der PCB Editor wird über einige Variablen und Pfade gesteuert. Wenn Sie nicht genau
wissen, welche Werte ihr PCB Editor gerade benutzt, gehen Sie auf Tools > Env Variablen.
Es öffnet sich ein Fenster, das alle Variablen anzeigt. Eine für den User besonders
interessante Variable ist die HOME. Dort liegt das User Environment mit dem env File.
Im env File sind alle Einstellungen abgelegt, die Sie unter Setup > User Preferences
gemacht haben. Im oberen Teil, zwischen source $TELENV und ### können Sie Werte per
Hand eintragen.
Application Note
Page 11 von 36
9 User Preferences
In den User Preferences lassen sich sehr viele User spezifische Einstellungen setzen. Alle
diese Einstellungen werden in der env Datei abgelegt.
9.1 File manager > Output_dir
Unter Output_dir lassen sich Unterordner für bestimmte Filetypen festlegen.
Zum Beispiel ads_sdart = mfg. Diese Einstellung erzeugt bei Gerber Export parallel zum
BRD File den Ordner mfg und legt dort alle Gerber Files ab.
9.2 File manager > Versioning
Hier legen Sie fest, wie viele Versionen für die verschiedenen Filetypen aufgehoben werden.
Application Note
Page 12 von 36
10 Funckey
10.1 Wo finde ich existierende funckeys
Tools > Utilities > Aliases/function Keys öffnet ein Fenster mit allen Definitionen.
Cadence liefert einen Standard-Satz Definitionen mit. Eigene Funckeys können in den env
File von $CDS-Site und $Home/pcbenv abgelegt werden. Funckey in der Home env
überschreiben alle anderen Funckey Definitionen. Hier ein Beispiel für eine Funckey
Definition in der $Home/pcbenv/env Datei.
Application Note
Page 13 von 36
10.2 Beispiele für Funckeys
•
funckey Esc cancel
•
funckey u undo
•
funckey n next
•
funckey o oops
•
funckey r "iangle 90" – drehen um 90 Grad gegen den Uhrzeigersinn
•
funckey m "pop mirror"
•
funckey f "pop finish"
•
funckey w 'settoggle width 0.1 0.2 0.3 0.5 1 2; echo "Using width " $width;
options acon_line_width $width' – Taste w toggelt beim Routen zwischen den
angegebenen Werten.
•
funckey v 'settoggle grid_val 0.001 0.1 0.2 0.5 1 2; echo "Using grid "
$grid_val; replay $CDS_SITE\pcb\script\set_grid.scr' – Taste v ändert das Grid in
die angegebenen Werte, ebenfalls eine Toggle Funktion. Dieser Funckey nutzt
zusätzlich noch ein Script.
•
funckey a 'settoggle rats "rats all" "unrats all"; $rats; echo "Toggle Airlines"' –
Schaltet alle Airlines an und aus.
•
funckey h hilight
•
funckey j dehilight
•
funckey . drc update
In der AN FlowCAD_AN_Install_SiteAndHome sind weiter funckeys, Scripte usw.
beschrieben.
Application Note
Page 14 von 36
11 Lagenfarben ändern
Klick mit der linken Maus Taste blendet Class und
Subclass ein und aus.
Klick mit der rechten Maus Taste öffnet die Farbpalette
Mit dem Visibitity Fenster lassen sich alle elektrischen
Lagen an- und ausschalten und Views laden.
Application Note
Page 15 von 36
12 Views
Views definieren, welche Subclasses eingeblendet sind, sie stellen keine Farben ein. Sie
sind sehr gut geeignet, um schnell zwischen verschiedenen Darstellungen zu wechseln.
Einen View erzeugen Sie, indem Sie sich auf dem Bildschirm alles so einstellen, wie Sie es
wünschen > View > Color View Save. Es öffnet sich das Color Views Fenster.
Geben Sie Namen und Speicherort an und wählen Sie die Einstellung Complete. Mit Save
wird der View gespeichert.
Um ihre Views zu verwalten gibt es unter Setup > User Preferences > Path > Config >
Next den Viewpath. Hier tragen Sie alle Standorte ihrer Views ein.
Über das Visibility Fenster rechts lassen sich die Views nutzen.
Application Note
Page 16 von 36
13 Via Labels und andere Design Parameter
Unter Setup > Design Parameter sind alle Projekt spezifischen Einstellungen abgelegt.
Blendet alle Bohrungen ein
Zeigt gefüllte Pads und
abgerundete Leiterbahnenden
an.
Zeigt die Via Labels an. Doppelpunkt für einzelne Vias (1:2) Bindestrich für stagged Vias (13 =1:2 + 2:3)
Application Note
Page 17 von 36
14 Differentielle Paare – Tandem Routing
Neben dem klassischen Routen von Differentiellen Paaren auf einer Lage nebeneinander,
können solche Leitungen auch auf zwei benachbarten Lagen übereinander geroutet werden.
Im Lagenaufbau müssen dazu 2 parallele Signallagen, eingebettet in 2 Plane-Lagen,
vorhanden sein. Der Lagenaufbau zwischen den beiden Plane-Lagen ist symmetrisch.
Unter Setup > Cross Section lässt sich die Impedanz dann berechnen. Der Kopplungstyp
ist Broadside.
Beim Routen müssen die Leitungen erst einmal einzeln (rechte Maus Taste > Single Track
Mode) aus den Pins zu einem gemeinsamen Punkt raus geroutet werden.
Anschließen beide Leitungen ohne die Option Single Track Mode selektieren und wie
gewohnt routen.
Application Note
Page 18 von 36
15 Working Layer Mode
Die klassische Routing Methode ist der Alternate Layer Mode. Dabei wird ein Lagenpaar
definiert auf den geroutet wird.
Bei hochpoligen Multilayern oder wenn Sie auf mehreren Lagen gleichzeitig routen wollen ist
der Working Layer Mode besser geeignet. Dazu aktiviert man Add Connect > Options
Fenster > Auswahlfenster oben rechts Selektieren > WL auswählen.
Es öffnet sich das rechte Fenster. Dort selektiert man die gewünschten Lagen und schließt
das Menü mit OK.
Wenn jetzt eine neue Via gesetzt wird, öffnet sich das Pop-Up Fenster Add Via. Dort
selektiert man die entsprechende Lage. Der PCB Editor setzt die Standard-Via und wechselt
auf die entsprechende Lage.
Wenn man nicht mit der Standard-Via arbeiten will, selektiert man den Browse Knopf der
entsprechenden Lage.
Das Add Alternative Via Fenster öffnet sich > Via auswählen > das alternative Via wird
gesetzt und das Routing kann fortgesetzt werden.
Application Note
Page 19 von 36
16 Fanout
16.1 Create Fanout
Die Funktion Route > Create Fanout öffnet rechts im Options Fenster die Fanout
Parameter.
Diese Fanout Funktion ist rein Parameter basierend und erzeugt unter Umständen DRC
Fehler. Create Fanout kann auf Gruppen, Symbole oder Pins angewendet werden. Als Basis
Werte werden die Einstellungen aus den Physical Cset der Netze genommen.
Beschreibung der einzelnen Menüpunkte:
Include Unassigned Pins
Generiert an allen Pins ein Fanout, auch wenn kein Netz angeschlossen ist.
Include All Same Net Pins
Wenn der Find Filter auf Pins steht, wird ein Fanout, was Sie z.B. einem einzelnen GND Pin
zuweisen auf alle GND Pins des Bauteil übertragen
Via Structure
Mit der Funktion Route > Via Structure (Kapitel 16.3) lassen sich spezielle Fanout erstellen.
Durch Aktivierung dieses Menüpunkts lassen sich diese Via Structures benutzen.
Application Note
Page 20 von 36
Symbol
Auswahlfeld für die verfügbaren Via Structures.
Rotation / Mirror-Geo
Rotate und Mirror Einstellungen für Via Structures.
Via
Auswahlfeld, wenn das Physical Cset des Netzes mehrere Vias enthält.
Via Direction
Auswahlfeld für Fanout Structuren
Beispiele:
BGA Quadrant Style
Outward
Application Note
In/Out
NW (North West)
Page 21 von 36
Override Line Width
Überschreibt die Leiterbahnbreite aus dem Cset.
Pin-Via Space
Gibt den Abstand zwischen Via Kante zu Pad Kante an.
Min Channel Space
Gibt den Mindestabstand zwischen den Vias an, um gegebenenfalls ein oder mehrere
Leitungen zwischen den Vias routen zu können.
Beispiel:
ohne Channel Space
mit Channel Space
Curve / Curve Radius
Nur in Verbindung mit dem Muster BGA Quadrant Style nutzbar. Erzeugt unten gezeigtes
BGA Fanout mit abgerundeten Leitungen.
Application Note
Page 22 von 36
16.2 Copy Fanout
Route > Copy Fanout kopiert ein bereits erzeugtes Fanout.
same device types
Bauteile mit gleichem Footprint, Value und Schematic Part. Device ist das Primitiv aus der
Netzliste.
same package names
Bauteile mit gleichem Footprint.
16.3 Via Structure
Route > Via Structure legt spezielle Fanouts im Design ab, die sich später mit Route >
Create Fanout wieder verwenden lassen.
•
•
Zuerst erzeugen Sie mit den Standard-Route Funktionen ein Fanout.
Mit Route > Via Structure selektieren Sie die entsprechenden Leiterbahnen und
Vias, Find Filter beachten, und Speichern es ab.
Beispiele:
HDI Routing mit 2 Laser Vias und Buried Via
Application Note
Hochstromanschluss
Page 23 von 36
16.4 Convert Fanout
Mit Route > Create Fanout erzeugt Fanouts sind mit dem Bauteil verbunden und werden
zusammen mit dem Bauteil verschoben. Möchte man diese Verbindung auflösen, geht dies
mit Route > Convert Fanout > Unmark.
Mit Route > Convert Fanout > Mark lässt sich ein Routing oder Fanout mit dem Bauteil
verbinden.
Beide Funktionen arbeiten nur auf Pins. Soll ein Bauteil mit Mark/Unmark bearbeitet werden,
müssen alle Pins des Bauteils mit einer Drag-Box selektiert werden.
Application Note
Page 24 von 36
17 NET_SHORT
Sternpunkte lassen sich sehr gut mit dem NET_SHORT Property erzeugen. Das
NET_SHORT Property unterdrückt die DRC Marker im PCB.
Das Property kann ein Wert sein von:
• Pin
• Via
• Statisches Shape
Beispiel: NET_SHORT Property verwendet an einem Bauteil.
Im Footprint überlappen sich die beiden Pads und erzeugen so den Kurzschluss. Die
Definition des NET_SHORT Properties kann bereits im Schaltplan gemacht werden. Siehe
hierzu die AN FlowCAD_AN_Capture_Tips_und_Tricks.
Beispiel: NET_SHORT Property verwendet an einem Statisches Shape
Die eigentlichen Kupferflächen werden mit dynamischen Shapes erstellt. An der
Verbindungstelle erzeugen Sie 2 kleine statische Shapes mit den jeweiligen Netznamen, die
den Kurzschluss erzeugen.
Dann fügen Sie mit Edit > Properties einem Statischen Shape das Property
NET_SHORT = Netz1:Netz2:Netz3
hinzu. In unserem Beispiel ist der Wert DGND:GND_IN.
Note:
Weiter Informationen zu dem NET_SHORT Property oder einem anderen Property finden
Sie unter $CDSROOT/doc/propref/propref.pdf.
Application Note
Page 25 von 36
18 Bauteil Gruppen drehen
Wenn Sie eine Gruppe drehen wollen, die Bauteile enthält, passiert häufig folgendes:
Alle Bauteile drehen sich um ihren eigenen Nullpunkt.
Wenn Sie in den Optionen aber Point = User Pick setzen drehen alle Bauteile um einen
gemeinsamen Nullpunkt. Dazu müssen Sie diesen Nullpunkt zu Beginn der Rotate Aktion
definieren.
Application Note
Page 26 von 36
19 Padstack
19.1 Padstack austauschen
Im Application Mode General Edit gibt es eine Replace padstack Funktion auf der rechten
Maus Taste. Damit lassen sich vorher selektierte Padstack austauschen.
Selektierte Padstacks austauschen
• Entsprechende Vias oder Pins (Find Filter beachten) selektieren.
• Mit dem Kursor über ein selektiertes Vias oder Pins
• Rechte Maus Taste > Replace padstack > Selected instance(s)
• Im Select a padstack Fenster den entsprechenden Padstack auswählen
• OK
• Je nach Selektion kann es etwas dauern, bis der neue Padstack erscheint.
Einen Padstack komplett austauschen
• Ein entsprechendes Via oder Pin selektieren.
• Mit dem Kursor über das selektierte Via oder Pin
• Rechte Maus Taste > Replace padstack > Filter instances
• Im Select a padstack Fenster den entsprechenden Padstack auswählen
• OK
• Je nach Selektion kann es etwas dauern, bis der neue Padstack erscheint.
Pin Padstack mit Filter austauschen
• Entsprechende Pins selektieren
• Mit dem Kursor über einen selektierten Pin
• Rechte Maus Taste > Replace padstack > Filter instances
• Ins Options Fenster rechts wechseln.
•
•
•
•
•
Im Feld New den Browse Knopf selektieren und im Select a padstack Fenster den
entsprechenden Padstack auswählen
OK
Im Filter Symbol, Pin, RefDes und Net definieren.
Mit Replace die Funktion starten.
Je nach Selektion kann es etwas dauern, bis der neue Padstack erscheint.
Application Note
Page 27 von 36
19.2 Design Padstack
Tools > Padstack > Modify Design Padstack öffnet diesen Dialog rechts im Options
Fenster.
Mit dieser Funktion lassen sich Padstacks lokal in der Design Datenbasis ändern. Dazu
selektieren Sie einen Padstack im Design.
Unter Edit sind die zwei wichtigsten Einstellungen Instance und Definition zu finden.
Instance:
Tauscht nur selektierte oder über den Filter definierte Padstacks aus. Es erzeugt eine Kopie
des Padstacks mit einem eindeutigen Postfix. Nach Definition des Filters (Name, Symbol,
Pin und Refdes) öffnet sich über den Knopf Edit der Padstack Editor.
Definition:
Damit verändert man die Beschreibung für einen Padstack im gesamten Design. Über den
Knopf Edit öffnet sich der Padstack Editor
Im Padstack Editor wie gewohnt den geänderten oder neuen
Padstack beschreiben und mit File > Update to Design an den PCB
Editor File übergeben.
Application Note
Page 28 von 36
19.3 Padstack Boundary
Bei Bauformen wie QFN kommt es gelegentlich vor, dass eine Leitung an der Ecke zwischen
den Pin Reihen geroutet werden muss. Häufig ist dieser Spalt aber zu schmal.
Mit Tools > Pad > Boundary lässt sich die Pad Kontur bearbeiten und in unserem Beispiel
eine Ecke vom Pad abschneiden.
•
•
•
•
•
Tools > Pad > Boundary
Ins Options Fenster rechts wechseln
Subclass für das Padstack definieren
Line lock und Grid definieren
Pad Boundary selektieren > Ecke abschneiden > rechte Maus Taste > Done.
Der PCB Editor erzeugt einen neuen Padstack mit einem neuen Padshape. All diese Daten
sind in der lokalen Datenbasis abgelegt.
Application Note
Page 29 von 36
19.4 Multiple Drill
Im Padstack Editor besteht die Möglichkeit, einen Padstack mit mehreren Bohrungen zu
definieren. Dazu im Tab Parameters oben rechts unter Multiple drill die entsprechenden
Einstellungen machen.
Solche Padstacks finden Verwendung in Vias für Hochstrom Leitungen oder für Bauteile bei
denen ein Kontakt mehrere Lötpins hat.
Application Note
Page 30 von 36
20 Export Library
Im PCB Editor BRD File ist eine lokale Library mit allen Footprint, Padstacks und sonstigen
Symbolen enthalten. Mit File > Export > Libraries lässt sich die gesamte lokale Library
exportieren.
Es öffnet sich dieses Fenster. Dort geben Sie unten den Zielordner an und markieren alle
Elemente, die Sie exportieren wollen.
Mit Export startet der Vorgang. Ist der Zielordner noch nicht vorhanden, bekommen Sie
nach dem ersten Klick auf Export einen entsprechenden Hinweis und müssen dann ein
zweites Mal auf Export drücken.
Application Note
Page 31 von 36
21 Same Net DRC einstellen
Neben den Abstandsregeln zwischen den verschiedenen Netzen kann der PCB Editor auch
Abstände innerhalb eines Netzes prüfen. Häufig sind diese Regeln durch die Bestückung
bedingt.
Im Constraint Manager > Same net Spacing Workbook setzen Sie die entsprechenden
Abstände.
Bitte achten Sie darauf, dass unter Options der Wert Enable DRC By-Layer = True ist.
Dann wechseln Sie in die Constraint Modes und aktivieren die entsprechenden Checks.
Beim Same Net DRC macht es keinen Sinn alle Checks zu aktivieren, dies erzeugt nur
unnötige Fehler.
Die Modes finden Sie unter:
PCB Editor > Setup > Constraints > Modes
Constraint Manager > Analyze > Modes
Application Note
Page 32 von 36
22 NC Pins prüfen
In Designs mit höheren Spannungen oder besonderen Sicherheits-Vorgaben ist es
notwendig auch nicht angeschlossene Pins in den Abstandscheck mit einzubeziehen.
Geben Sie im Command Window den Befehl Cns_dummy_net ein. Es öffnet sich dieses
Fenster.
Es listet alle nicht angeschlossenen Pins auf. Mit den AuswahlFenstern lassen sich jetzt
Spacing und Physical NetClass zuweisen.
Im unteren Teil des Fensters lassen sich auch neue NetClasses erzeugen.
Application Note
Page 33 von 36
23 File commands
Im PCB Editor Command Fenster, am unteren Rand des PCB Editor Fensters, können Sie
diverse Befehle eingeben.
Unter anderem auch Befehle, die das Speichern und Öffnen der BRD Files vereinfachen.
23.1 Reopen
Schließt die derzeitig geöffnete Version ohne speichern und öffnet die zuletzt gespeicherte
Version.
23.2 Write
Speichert die derzeitige Version unter dem angegebenen Namen, ohne dass sich der Name,
des derzeitig geöffneten, BRD File verändert.
Syntax Beispiel:
Command> write myboard_mydate.brd
Dies hat den Vorteil, dass Sie weiterhin im gleichen Projekt mit dem gleichen Namen
arbeiten. Wenn Sie dagegen File > Save As machen, speichert der PCB Editor das Projekt
unter dem angegebenen Namen ab und wechseln auch in den neuen Namen.
Application Note
Page 34 von 36
24 Journal File
Jedes Mal, wenn ein PCB Design geöffnet wird, erzeugt das System einen Journalfile.
•
•
•
•
Dieser File schreibt alle Aktivitäten wie Menü Auswahl, Eingaben übers Keyboard
usw. mit.
Es enthält auch alle Kommando Eingaben, Warnings und Fehler Ausgaben.
Der Filename ist allegro.jrl.
Der File liegt im gleichen Ordner wir den PCB Editor BRD File
Der Journal File kann benutz werden um verloren gegangene Arbeiten im PCB zu
rekonstruieren. Dazu muss er allerdings etwas umformatiert werden.
Mit File > Script öffnet sich der Scripting Dialog.
Dort selektieren Sie Generate und wählen den entsprechenden Journal File aus. Mit Replay
wird der File ausgeführt und ihre Arbeiten rekonstruiert.
Manchmal sind BRD File und Journal File nicht auf dem gleichen Stand. Dann kann man
sich behelfen, indem man den Journal File (ASCII Format) öffnet und die nicht benötigten
Zeilen löscht.
Application Note
Page 35 von 36
25 Weitere AN und hilfreiche Dokumente
25.1 Site Steuerung
Die AN FlowCAD_AN_Install_SiteAndHome enthält eine detaillierte Beschreibung wie man
für Capture und PCB Editor das Team- und User Environment richtig verwaltet. Die
Beschreibung basiert auf einer Muster Site für das Team Environment, die bei Bedarf
mitgeliefert wird.
25.2 Start el. Constraining
Die AN FlowCAD_AN_PCB_start_el_cset enthält viele Basics und Tipps die beim Erstellen
von elektrischen Regelsätzen helfen.
25.3 proppref.pdf
Unter $CDSROOT/doc/propref finden Sie das propref.pdf. Diese PDF enthält die
Beschreibung für alle im Allegro Flow möglichen Properties. Viele dieser Properties
funktionieren auch im OrCAD Flow.
Application Note
Page 36 von 36

Tipps und Tricks für den PCB Editor Produkt

Transcription

Similar documents

PCB Design System

Erste Schritte mit der NI Circuit Design Suite

PDF Link - AMPHENOL - Railway Interconnect

Erste Schritte mit der NI Circuit Design Suite

Stadt - Forum am Schlosspark