“Flash Memory Technologies” von Christian Takacs

Transcription

Übersicht
1. Was ist Flash Memory?
Einordnung
Vorteile, Nachteile
2. Wie funktioniert Flash Memory?
Spezielle Technologie
Schreiben
Lesen
Seminarvortrag “Flash Memory Technologies” von Christian Takacs
Seite 2
Übersicht
3. Wo wird Flash Memory eingesetzt?
Anwendungen
Probleme
Herausforderungen
4. Fazit und Ausblick
5. Zusatz
Ladungspumpe
Fowler-Nordheim-Tunneln
Seite 3
Übersicht:
entwickelt 1984 von Toshiba
eigentlich Flash-EEPROM (Electrically
Erasable Programmable Read Only Memory)
Elektrischer Datenspeicher
nichtflüchtig
löschbar und reprogrammierbar (im Betrieb)
benötigt spezielle Technologie
Seite 4
Nachteile:
noch relativ teuer
meist nur blockweise löschbar
langsamer als RAM (Random Access Memory)
begrenzte Anzahl von Schreibzyklen
redundante Zellen nötig
Seite 5
Vorteile:
schnell (z.B. write: Flash: 1µs-1ms
EEPROM 1ms-10ms)
hoher Datendurchsatz
geringer Energieverbrauch
sehr kompakt
mehr Schreibzyklen als ältere EPROMs
Seite 6
Boom:
Speicherkartenverkäufe
bei Toshiba (kumuliert)
2001
2003
2005
2007*
100M 200M 300M 400M
Quelle: [1]
Preisentwicklung
Preise pro GB
2003
2004
2005
2006
2007*
2008*
2009*
2010*
* = Hochrechnung
Quelle: [2]
Seite 7
Zunächst: wie funktioniert er NICHT?
Kein Kondensator wie bei DRAM
Also auch kein Refresh nötig
Quelle: [3]
Keine Inverterschleife wie bei SRAM
Also auch kein VDD und GND
nichtflüchtig / non-volatile !
Quelle: [3]
Seite 8
Wo liegt die Information?
Der Floating Gate Transistor
Control Gate
Floating Gate
(isoliert)
Oxid (Isolation)
Hier liegt die
Information:
● Ladung (neg.)
oder
● keine Ladung
Drain (n+)
Source (n+)
Substrat (p-)
Quelle: [4]
Seite 9
Wie wird das Floating Gate manipuliert?
Ladung aufbringen:
1) CG: +18V
Verfahren:
2) S: 0V
n+
2) D: +18V
„hot electron
injection“
n+
p-
Elektronen ab 3.3eV „heiß“ genug
Quelle: [4]
Seite 10
Wie wird das Floating Gate manipuliert?
Ladung abziehen:
1) CG: 0V
2) S: 'z'
n+
2) D: +18V
n+
p-
Elektronen „tunneln“ zurück ins Substrat.
Quelle: [4]
Seite 11
Wie wird ein Bit gelesen?
Versuche, Transistor durchzuschalten
1) CG: +5V
2) S: 0V
n+
2) D: +5V
n+
p-
Prinzipiell n-Kanal-MOSFET mit variablem VT
Quelle: [4]
Seite 12
Wie wird ein Bit gelesen?
IDS zeigt das Bit an:
ΔVT
Vorsicht vor „Over-Erase“
Quelle: [4]
Seite 13
Zwei Hauptprobleme:
Endurance
Nutzungszeit bis zu spürbarer Degradation
Oxid wird beim Schreiben beschädigt
Dünnes Oxid verwenden
Retention
Zeit, in der Ladung garantiert auf FG bleibt
Dickes Oxid verwenden
Seite 14
Von der Zelle zum Chip:
Zwei Architekturen
Quelle: [5]
Seite 15
Zuerst wurde NOR Architektur verwendet:
Lesen:
- Bitline precharged
- Wordline aktiviert
- Wenn FG 'leer' ist,
dann Bitline pulled
low.
Quelle: [3]
Seite 16
Noch kompakter: NAND
Vbias = 5V
Transistor leitet
unabhängig von
seiner FG-Ladung!
(mit anderer Dotierung!)
Verschobene Kennlinien durch
entsprechende Dotierung
“1“
“0“
Quelle: [4],[5]
Seite 17
Noch kompakter: NAND
(mit anderer Dotierung!)
Vbias = 5V
Transistor leitet
unabhängig von
seiner FG-Ladung!
Quelle: [5]
Seite 18
NAND blockorientiert, denn
Kompakter: bis 2GB auf einem Chip
Zeilen werden seriell ausgelesen
Read/Write - Blockgröße ist 4KB
Erase – Blockgröße ist aber 64KB
Vor Schreiben aber Löschen nötig!
NOR mit mehr Leitungen einzeln adressierbar
Mehr Leitungen: 64MB auf einem Chip
Einzelne Worte adressierbar
Seite 19
Speicherkarten für Foto, Audio, Video, Navi
universelle Schnittstellen zum Datenaustausch
USB-Sticks
Handys, PDAs, etc
Speicherkarten:
SecureDigital SD
CompactFlash CF
MultiMediaCard MMC
Quelle: [6]
BIOS auf Mainboards (Testsamples/Demos)
Seite 20
Hybrid Hard Disk (HHD)
Strom sparen (Motor, Aktuatoren)
Flash als Cache z.B. 128MB
Noch(!) kein deutlicher Performancevorteil, da oft kleine Datenpakete
Brauchte intelligente Controller
Fehlerkorrektur nötig...
Quelle: [7]
Seite 21
Fehlerkorrektur:
Demand Paging
Auch wiederholtes Lesen
erzeugt Fehler
Quelle: [8]
(Zellen werden aber
nicht beschädigt)
Seite 22
Fehlerkorrektur:
Grund z.B. Read Disturb:
Fehlerkorrektur durch Controller nötig
Quelle: [9]
Seite 23
Fehlerkorrektur:
ECC: Hamming Code erzeugt Overhead
Verfügbar dafür sind 64Byte für 2KB page
Quelle: [10]
Seite 24
Solid State Drive
Soll HDDs (Hard
Disk Drive) ersetzen
Datendurchsatz
inzw. vergleichbar
mit HDDs.
Zugriffszeiten:
0.1ms vs. 10ms
Problem:
Endurance der
frequentierten
Zellen
Kontinuierliches Schreiben
aber nicht, da immer
Löschen+Schreiben, statt
Überschreiben.
Quelle: [11]
Seite 25
Probleme beim Einsatz:
Defekte Blöcke bei Auslieferung:
Bad block list immer beim boot pflegen
Zusätzliche Defekte während des Betriebs:
Maßnahme: ECC
Wenn ECC zu oft, dann bad block flag
Vermeidung: intelligente Adressumsetzung, virt. zu
phys. Adressen remappen, „Last verteilen“
Lösung: Wear Leveling – Mechanismus im Controller
Seite 26
4. Ausblick
Werbung
Kapazität
x128
Technologie
„Tricks“?
Quelle: [12]
:5
Seite 27
4. Ausblick
Der nächste Schritt - MLC:
SingleLevelCell (SLC) wird MultiLevelCell (MLC):
4 Zustände (Level) auf einem FG (2bit)
Idee schon alt (1987).
Massenproduktion erst jetzt.
Seite 28
4. Ausblick
Der nächste Schritt - MLC:
genauere Leseverstärker („sense amps“) nötig
mehr error correction (hardware/software)
Zelle früher unbrauchbar (degradation)
weniger Fläche pro Bit
Quelle: [13]
Seite 29
4. Ausblick
Weitere Schritte:
4bit MLC schon in Aussicht
Noch kompakter: Floating Gate ersetzen
Quelle: [14]
40nm-Produktion: der Prozessorfertigung durch
„einfache“ Struktur um eine Generation voraus
Seite 30
4. Ausblick
Weitere Schritte:
Sehr enges 3D-Packaging ohne Ball-Kotakte
4x 2GB = 8GB
more to come
Quelle: [15]
Seite 31
4. Ausblick
Fazit:
Alles begann als ROM
Inzwischen so dicht aber auch schnell genug,
dass es als Festplatte (SSD) bzw. als
NVRAM/Cache eingesetzt wird
Herausforderungen an Entwickler
Gute Aussichten für Anwender
Seite 32
5. Zusatz
Chargepump - Ladungspumpe:
Spannung verdoppeln:
1) Q = C * VDD oder VDD = Q / C
2) Neue Potentialdifferenz:
Vout - VDD = Q / C ; Q bleibt
Quelle: [16]
also: VDD = Vout - VDD
also: Vout = 2*VDD
Seite 33
5. Zusatz
Fowler-Nordheim-Tunneln bei NAND-Flash:
Quelle: [5]
Seite 34
5. Zusatz
„Passier“-Wahrscheinlichkeit
e--Aufprall auf Potentialbarriere der „Höhe“ Vo
klassisch
quantenmech.
E/Vo
(Normierung)
Quelle: [17]
Seite 35
5. Zusatz
e- beschrieben durch Wellenfunktion:
Betragsquadrat
interpretiert als
Wahrscheinlichkeitsdichtefunktion
E
x
Quelle: [18]
Seite 36
Quellen
[1] "Card Shippings", Toshiba
http://www.toshiba.co.jp/p-media/english/history/index.htm
[2] "Prices per Gigabyte", IDC (Framingham, Massachusetts)
taken from: http://www.computerworld.com/action/article.do?command=viewArticleBasic&articleId=9002732
[3] "SRAM Zelle", "DRAM Zelle", "NOR Flash", Prof. Dr. P. Fischer, Universität Mannheim
taken from: http://sus.ti.uni-mannheim.de/Lehre/DSTVorlesungFS07/ (Vorlesungsfolien, Speicher)
[4] "Floating Gate Transistor", "Delta V", www.virtualuniversity.ch
http://www.virtualuniversity.ch/elektronik/digital/dvs/28.html
[5] "NAND vs. NOR", "Tunneling", Toshiba
taken from: http://www.data-io.com/pdf/NAND/Toshiba/NandDesignGuide.pdf.pdf
[6] "USB Stick open, damaged", Wikipedia
http://upload.wikimedia.org/wikipedia/commons/thumb/8/8c/USB_Drive_Open.jpg/800px-USB_Drive_Open.jpg
[7] "HHD Schema", Microsoft
taken from: http://www.computerworld.com/action/article.do?command=viewArticleBasic&articleId=9002732
[8] "Demand Paging", Micron
http://download.micron.com/pdf/technotes/nand/tn2917.pdf
[9] "Read Disturb", Micron
http://www.micron.com/products/nand/mlc-webinar (registration needed, click "Download the Webinar")
Seite 37
Quellen
[10] "ECC", Micron
http://download.micron.com/pdf/technotes/nand/tn2905.pdf
[11] "SSD", www.maximumpc.com
http://www.maximumpc.com/article/is_a_solid_state_drive_in_your_future?page=0%2C0
[12] "NAND-Flash-Entwicklung", Samsung
http://www.samsung.com/global/business/semiconductor/products/flash/Products_NANDFlash.html
[13] "SLC vs MLC", Datalight
http://www.datalight.com/products/download.php?type=public&resourceid=416
[14] "Electret", nature journal (Gerwin Gelinck, Nature 445, 268-270)
http://www.nature.com/nature/journal/v445/n7125/full/445268a.html
[15] "µPILR™ Interconnect Platform", Tessera
http://tessera.com/images/TES_DSsem_MC2pkgTechSheet_v26.pdf
[16] "Charge Pump", Louie Pylarinos, Edward S. Rogers Sr., University of Toronto
http://www.eecg.utoronto.ca/~kphang/ece1371/chargepumps.pdf
[17] "Transmission probability", Wikipedia
http://en.wikipedia.org/wiki/Finite_potential_barrier_(QM)
[18] "Fowler-Nordheim-Tunneling", High Temperature Science Laboratories, University of Sheffield
http://www.shef.ac.uk/~htsl/images/barrier.jpg
Seite 38

“Flash Memory Technologies” von Christian Takacs

Transcription

Similar documents

de_t2b_toc

Artikel herunterladen

A us tra alie en

BSUnAndroid OS - Guttmann-Software