Differenzialsender, Differenzialempfänger, Signalsender und

Differenzialsender, Differenzialempfänger, Signalsender und

*DE102008038508A120090409*
(19)
Bundesrepublik Deutschland
Deutsches Patent- und Markenamt
(10)
DE 10 2008 038 508 A1 2009.04.09
Offenlegungsschrift
(12)
(51) Int Cl.8:
(21) Aktenzeichen: 10 2008 038 508.5
(22) Anmeldetag: 20.08.2008
(43) Offenlegungstag: 09.04.2009
(30) Unionspriorität:
2007-213268
20.08.2007
G11C 7/10 (2006.01)
G11C 5/06 (2006.01)
(74) Vertreter:
Glawe, Delfs, Moll, Patentanwälte, 80538 München
JP
(71) Anmelder:
NEC Electronics Corp., Kawasaki, Kanagawa, JP
(72) Erfinder:
Iwasaki, Tadashi, Kawasaki, Kanagawa, JP
Prüfungsantrag gemäß § 44 PatG ist gestellt.
Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen
(54) Bezeichnung: Differenzialsender, Differenzialempfänger, Signalsender und Signalsendesystem
(57) Zusammenfassung: Gemäß einer Ausführungsform
der vorliegenden Erfindung ist es möglich, einen Signalsender zu realisieren, der den Energieverbrauch reduzieren
kann und der einfach gestaltet sein kann. Ein Differenzial-Senderblock gibt auf ein vorbestimmtes Logiksignal fixierte Differenzialausgangssignale an einen Differenzial-Empfängerblock aus und schaltet im Ruhezustand Abschlusswiderstände von einem Signalübertragungspfad
ab. In einem Differenzial-Empfängerblock gibt ein Differenzialkomparator eine durch Symbole des Differenzialausgangssignals vom Differenzial-Senderblock bestimmte Logik aus und ein Betriebszustandsdetektor erfasst den Ruhezustand, wenn erfasst worden ist, dass die Zeit, in der
aufeinanderfolgend eine vorbestimmte Logik durch den Differenzialkomparator ausgegeben worden ist, eine vorbestimmte Zeit erreicht hat, und steuert Schalter so, dass die
Abschlusswiderstände von dem Signalsender in der Empfangsseite bei Erfassen des Ruhezustands abgeschaltet
werden.
1/23
DE 10 2008 038 508 A1
Beschreibung
[0001] Die vorliegende Erfindung betrifft einen Signalsender und insbesondere eine Signalsendetechnik
durch
eine
Differenzial-Eingangs/Ausgangs-Schaltung.
[0002] Zusammen mit dem derzeitigen Fortschritt
der LSI-(Large Scale Integrated Circuit)-Herstellungstechnik ist eine Hochleistungs-MPU (Micro Processor Unit) entwickelt worden, deren Betriebsfrequenz 1 GHz übersteigt. Wenn eine derartige MPU in
einer Informationsverarbeitungsvorrichtung oder insbesondere in einem Server/einer Workstation verwendet wird, wird die Übertragung einer großen Menge von Daten mit hoher Geschwindigkeit benötigt.
Um dies zu erzielen, ist beispielsweise ein System,
das die MPU mit jedem Speichermodul mittels PTP
(Point-to-Point) unter Verwendung eines FB-DIMM
(Fully Buffered Dual Inline Memory Module) verbindet, verwendet worden. Das FB-DIMM hat einen
AMB (Advanced Memory Buffer)-Chip zur Verbindung zwischen den darauf montierten Modulen zusätzlich zu einem Speicherchip und verwendet einen
Hochgeschwindigkeits-Serienschnittstellenstandard
"FB-DIMM High Speed Differential PTP Link at 1,5 V"
als eine Verbindungsschnittstelle.
[0003] Ein Abschlusswiderstand ist typischerweise
in einem Senderempfänger unter Berücksichtigung
einer Impedanzanpassung vorgesehen, um den Einfluss der Reflexion infolge der Übertragungsweglänge bei der Hochgeschwindigkeitsübertragung zu verhindern.
[0004] Fig. 7 zeigt ein Beispiel eines Differenzial-Sender/Empfängers, in welchem Abschlusswiderstände vorgesehen sind. Der Differenzial-Senderempfänger hat einen Differenzial-Senderblock 20, einen Differenzial-Empfängerblock 30 und einen Ruhezustands-Detektorblock 40.
[0005] Der Differenzial-Senderblock 20 hat eine
Konstantstromquelle 22, N-Kanal-Transistoren (im
Nachfolgenden als N-Transistoren bezeichnet) 23a
und 23b, die von der Konstantstromquelle 22 einen
Konstantstrom empfangen, um eine Spiegelschaltung zu bilden, P-Kanal-Transistoren (im Nachfolgenden als P-Transistoren bezeichnet) 25a und 25b, die
mit einer Versorgungsleitung 24 verbunden sind, um
eine Konstantstromquelle zu bilden, P-Transistoren
26a und 26b, die als Schalter für einen Logikausgang
funktionieren und Abschlusswiderstände 28a und
28b, die an eine Masseleitung 27 angeschlossen
sind.
[0006] Die P-Transistoren 26a und 26b haben
Gates, die mit den Eingangsanschlüssen 21a bzw.
21b verbunden sind, und Drains, die mit den Abschlusswiderständen 28a bzw. 28b verbunden sind.
2009.04.09
Ferner sind die Sourcen der P-Transistoren 26a und
26b mit dem Drain des P-Transistors 25b verbunden
und die Ausgangsanschlüsse 29a und 29b sind zwischen den P-Transistor 26a bzw. zwischen den
P-Transistor 26b und den Abschlusswiderstand 28b
geschaltet. Differenzial-Logiksignale im Inneren einer
LSI ARE, die durch die Eingangsanschlüsse 21a und
21b eingegeben worden sind, und Spannungswerte,
die durch Stromwerte, welche in den P-Transistoren
26a und 26b fließen, bestimmt worden sind und Widerstandswerte der Abschlusswiderstände 28a und
28b werden von den Ausgangsanschlüssen 29a und
29b als Logikamplitude ausgegeben.
[0007] Der Differenzial-Empfängerblock 30 hat einen Differenzialkomparator 33 und Abschlusswiderstände 35a und 35b, die zwischen zwei Eingänge
des Differenzialkomparators 33 und eine Masseleitung 34 geschaltet sind. Die Differenzialausgänge
der Ausgangsanschlüsse 29a und 29b des Differenzial-Senderblocks 20 werden über die Eingangsanschlüsse 31a und 31b an dem Differenzialkomparator 33 eingegeben und das Logiksignal, welches
durch die Differenz der Symbole bestimmt worden ist,
wird an einem Ausgangsanschluss 36 ausgegeben.
[0008] Der Ruhezustands-Detektorblock 40 hat ein
Paar Differenzialkomparatoren 41a und 41b und eine
logische NOR-Schaltung 42, an welcher die Ausgänge der Differenzialkomparatoren 41a und 41b eingegeben werden. Die positiven Logik-Eingangsseiten
der Differenzialkomparatoren 41a und 41b sind mit
den Eingangsanschlüssen 31a bzw. 31b verbunden
und die negativen Logik-Eingangsseiten derselben
sind mit einem Referenzspannungseingangsanschluss 44 verbunden, an welchem eine Referenzspannung für die Bestimmung des Ruhezustands
eingegeben wird.
[0009] Der so konfigurierte Ruhezustands-Detektorblock 40 vergleicht die Signalpegel der Eingangsanschlüsse 31a und 31b mit der Referenzspannung
und bestimmt, dass zwischen dem Differenzial-Senderblock 20 und dem Differenzial-Empfängerblock 30
keine Datenübertragung und kein Datenempfang
durchgeführt wird, was bedeutet, dass der Differenzial-Sender/Empfänger unter der Bedingung, dass jeglicher Signalpegel der Eingangsanschlüsse niedriger
als die Referenzspannung ist, im Ruhezustand ist,
sodass am Bestimmungsanschluss 43 das Hoch-Logikausgangssignal ausgegeben wird, welches dieses
anzeigt.
[0010] Wenn der Logik-Ausgang an der sendenden
Seite (Seite des Differenzial-Senderblocks 20) fixiert
ist, wenn keine Daten übertragen oder empfangen
werden, wird in dem Differenzial-Sender/Empfänger,
der den darin vorgesehenen Abschlusswiderstand
enthält, infolge der Anwesenheit des Abschlusswiderstands Konstantstrom verbraucht. Gemäß dem in
2/23
DE 10 2008 038 508 A1
der Fig. 7 gezeigten Differenzial-Sender/Empfänger
ist es möglich, den Stromverbrauch im Ruhezustand
zu verhindern, indem die P-Transistoren 26a und 26b
abgeschaltet werden und der Ausgang auf den
Hi-Z-(hohe Impedanz)-Zustand gesetzt wird, wenn
keine Daten übertragen oder empfangen werden.
[0011] Da ferner im Ruhezustand die Entladung
durch die Abschlusswiderstände an den Sende- und
Empfangsseiten erzeugt wird, ist jeglicher Signalpegel der Eingangsanschlüsse 31a und 31b niedrig. In
diesem Fall kann die Empfangsseite (die Seite des
Differenzial-Empfängerblocks 30) infolge des Einflusses von Rauschen bei dem aktuellen Betrieb auf kleine Potenzialdifferenzen ansprechen und kann versehentlich das Signal empfangen. In dem in der Fig. 7
gezeigten Differenzial-Sender/Empfänger ist es möglich, versehentliches Empfangen des Signals an der
Empfangsseite zu verhindern, indem durch den Ruhezustands-Detektorblock 40 der Ruhezustand erfasst wird, welcher sich von dem normalen, Daten
übertragenden oder empfangenden Zustand unterscheidet.
[0012] Fig. 8 zeigt ein weiteres Beispiel der sendenden Seite des Differenzial-Sender/Empfängers, der
die Abschlusswiderstände enthält. Anzumerken ist,
dass die gleichen Komponenten wie diejenigen des
in der Fig. 7 gezeigten Differenzial-Sender/Empfängers durch die gleichen Bezugszeichen bezeichnet
sind, und dass die überschneidende Beschreibung
derselben weggelassen wird.
[0013] Wie in der Fig. 8 gezeigt, hat ein Differenzial-Senderblock 50 einen Schalter 54, der die Verbindung zwischen der Energieversorgungsleitung 24
und dem Gate des P-Transistors 25b, welche die
Konstantstromquelle bilden, ein- oder ausschalten
kann, und einen Schalter 58, der die Verbindung zwischen dem Gate des P-Transistors 25a und dem
Drain des p-Transistors 25a und des N-Transistors
23b ein- oder ausschalten kann. Diese zwei Schalter
werden durch ein Steuersignal von einem Steueranschluss 51 so gesteuert, dass sie komplementär einoder ausgeschaltet werden. Genauer gesagt ist der
Schalter 54 ausgeschaltet und der Schalter 58 eingeschaltet, wenn Daten übertragen werden, während
im Ruhezustand der Schalter 54 eingeschaltet ist und
der Schalter 58 ausgeschaltet ist. Demgemäß ist der
P-Transistor 25b, der die Treiberstromquelle ist, ausgeschaltet und der in den Transistoren 26a und 26b
fließende Strom ist im Ruhezustand verringert. Daher
kann der Energieverbrauch in dem Abschlusswiderstand im Ruhezustand verringert werden.
[0014] Die ungeprüfte japanische Patentanmeldungsveröffentlichung Nr. 10-209830 offenbart eine
Technik zum Verringern des Energieverbrauchs
durch Abschalten eines Abschlusswiderstands im
Ruhezustand. In der Fig. 9 ist mit Bezug auf Fig. 1
2009.04.09
der ungeprüften japanischen Patentanmeldungsveröffentlichung Nr. 10-209830 der Masseleitung ein
Symbol 7 hinzugefügt und die Technik derselben wird
anhand der Fig. 9 beschrieben.
[0015] Eine in der Fig. 9 gezeigte Eingangsschnittstellenschaltung 10 hat eine Abtastschaltung 4, die
ein Signal von einem Eingangsverbindungspunkt 1
abtastet, und einen Abschlusswiderstand 3. Ferner
ist zwischen der Abtastschaltung 4 oder dem Abschlusswiderstand 3 und dem Eingangsverbindungspunkt ein Schaltelement 2 vorgesehen, dessen
EIN/AUS durch ein Abtaststeuersignal 5 gesteuert
wird. An die Abtastschaltung 4 ist über den Eingangsverbindungspunkt 1 und das Schaltelement 2 eine
Energieversorgungsspannung angelegt. Da die Eingangsimpedanz der Abtastschaltung 4 normalerweise ein großer Wert ist, fließt der größte Teil des
Stroms i, der in dem Eingangsverbindungspunkt 1
und dem Schaltelement 2 fließt, in den Abschlusswiderstand 3. Demgemäß ist der in dem Eingangsverbindungspunkt und dem Schaltelement 2 fließende
Strom i durch einen Widerstandswert des Abschlusswiderstands 3 bestimmt. Die Abtastschaltung 4 führt
eine Abtastung an der Spannung durch, die gemäß
dem Abtaststeuersignal 5 angelegt ist, um das
EIN/AUS des Eingangsverbindungspunkts 1 zu erfassen. Wenn der Eingangsverbindungspunkt 1 im
EIN-Zustand ist, ist die Energieversorgungsspannung an den Eingang der Abtastschaltung 4 angelegt, sodass die Abtastschaltung 4 ein Signal mit dem
Hi-Pegel als den Abtastwert 6 ausgibt. Wenn der Eingangsverbindungspunkt im AUS-Zustand ist, ist die
Energieversorgungsspannung nicht an den Eingang
der Abtastschaltung 4 angelegt, sodass die Abtastschaltung 4 das Signal mit dem niedrigen Pegel als
dem Abtastwert 6 ausgibt. Das Schaltelement 2 wird
eingeschaltet, wenn das Abtaststeuersignal 5 in
Übereinstimmung mit dem Abtaststeuersignal 5 eingegeben wird, und wird ansonsten ausgeschaltet.
Demgemäß ist das Schaltelement 2 eingeschaltet
und der Strom fließt nur dann, wenn die Abtastschaltung 4 eine Abtastung durchführt und ansonsten ist
das Schaltelement 2 in dem AUS-Zustand und es
fließt kein Strom. Gemäß dieser Konfiguration kann
die in dem Abschlusswiderstand 3 verbrauchte Energie verringert werden.
[0016] In den zurückliegenden Jahren ist das Datenvolumen größer geworden und die Übertragungsgeschwindigkeit ist erhöht worden. Demgemäß besteht eine wachsende Nachfrage nach einem verringerten Energieverbrauch des Senders/Empfängers.
Beispielsweise sind die Speichermodule miteinander
durch eine Anzahl von Wegen verbunden, um ein
großes Datenvolumen mit höherer Geschwindigkeit
zu übertragen. Im Fall des FB-DIMM ist es durch den
Standard erforderlich, eine serielle Hochgeschwindigkeitsschnittstelle parallel zu schalten, um benachbarte Module mit 24 Wegen zu verbinden. In einem
3/23
DE 10 2008 038 508 A1
Übertragungspfad, der einen Abschlusswiderstand
für die Impedanzanpassung jedes Weges vorgesehen hat, erhöht sich der Energieverbrauch des Abschlusswiderstands, wenn sich die Anzahl der Wege
erhöht, was eine weitere Reduzierung des Energieverbrauchs des Abschlusswiderstands im Ruhezustand erforderlich macht.
[0017] In dem in der Fig. 7 gezeigten Differenzial-Sender/Empfänger ist der Ausgang des Differenzial-Senderblocks 20 im Ruhezustand im Hi-Z-Zustand, um den Energieverbrauch des Abschlusswiderstands zu verringern. Demgemäß sind die Signalpegel der zwei Ausgangsanschlüsse des Differenzial-Senderblocks 20 im Ruhezustand niedrig, was
eine Referenzspannung zum Erfassen des Ruhezustands erfordert, um den falschen Empfang zu verhindern. Da eine Notwendigkeit besteht, den Ruhezustand unter voller Berücksichtigung eines Signal-Störabstands, um dem Signal, das eine kleine
Amplitude hat, zu entsprechen, zu bestimmen, muss
diese Referenzspannung extrem genau und einen
konstanten Wert haben, ohne dass sie durch Energieversorgungsfluktuation oder Temperaturfluktuation beeinflusst wird. Daher muss eine zugewiesene
Analogschaltung zum Erzeugen der Referenzspannung vorgesehen werden, was das Schaltungsdesign kompliziert und die Layout-Fläche vergrößert.
[0018] In dem in der Fig. 8 gezeigten Differenzial-Senderblock 50 ist der Energieverbrauch des Abschlusswiderstands durch Verringern des in den
P-Transistoren 26a und 26b im Ruhezustand fließenden Strom, verringert. Zu diesem Zeitpunkt ist der
Differenzial-Senderblock 50 in dem Hi-Z-Ausgabezustand. Demgemäß ist, wie in dem in der Fig. 7 gezeigten Differenzial-Sender/Empfänger, die Referenzspannung zum Erfassen des Ruhezustands an
der Empfangsseite erforderlich, was ebenfalls das
vorstehend beschriebene Problem verursacht.
[0019] In der in der Fig. 9 gezeigten Eingangsschnittstellenschaltung 10 ist es möglich, die in dem
Abschlusswiderstand 3 im Ruhezustand verbrauchte
Energie zu verringern. Zu diesem Zeitpunkt ist der
Eingangspegel der Abtastschaltung 4 auf dem Pegel
der Masseleitung 7, was bedeutet, dass der Ruhezustand und der logische "0"-Zustand des an der Eingangsschnittstellenschaltung 10 eingegebenen Signals durch den Abtastwert 6 nicht bestimmt werden
kann.
[0020] Gemäß einem Aspekt der vorliegenden Erfindung ist ein Differenzialsender geschaffen. Der Differenzialsender hat einen senderseitigen Signalsender, der Differenzial-Ausgangssignale in Übereinstimmung mit den eingegebenen Differenzial-Eingangssignalen ausgibt, ein Paar Ausgangsanschlüsse, die die Differenzial-Ausgangssignale von dem
senderseitigen Signalsender ausgeben, ein Paar
2009.04.09
senderseitige Abschlusswiderstände, von denen jeder parallel zwischen den senderseitigen Signalsender und das Paar Ausgangsanschlüsse geschaltet
ist, und eine senderseitige Abschlusswiderstand-Verbindungssteuerung, die in einem Ruhezustand, in
welchem feststehende Logikdaten als Differenzial-Eingangssignale eingegeben werden, das Paar
der senderseitigen Abschlusswiderstände von dem
senderseitigen Signalsender trennt.
[0021] Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Differenzialempfänger vorgesehen. Dieser Differenzialempfänger hat ein Paar
Eingangsanschlüsse, einen empfangsseitigen Signalsender, der ein Logiksignal ausgibt, welches
durch Symbole der von dem Paar der Eingangsanschlüsse eingegebenen Differenzialsignale bestimmt
ist, ein Paar empfangsseitige Abschlusswiderstände,
von denen jeder parallel zwischen das Paar Eingangsanschlüsse und den empfangsseitigen Signalsender geschaltet ist, eine empfangsseitige Abschlusswiderstands-Verbindungssteuerung, die das
Paar der empfangsseitigen Abschlusswiderstände
von dem empfangsseitigen Signalsender trennen
kann, und einen Betriebszustandsdetektor. Der Betriebszustandsdetektor erfasst einen Ruhezustand
bei Erfassen desjenigen Zeitpunkts, zu welchem das
sukzessive Ausgeben eines vorbestimmten Logiksignals durch den empfangsseitigen Signalsender eine
vorbestimmte Zeit erreicht, und steuert die empfangsseitige
Abschlusswiderstands-Verbindungssteuerung so, dass das Paar der empfangsseitigen
Abschlusswiderstände von dem empfangsseitigen
Signalsender bei Erfassen des Ruhezustands abgeschaltet wird.
[0022] Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Signalsender geschaffen,
der den vorstehend beschriebenen Differenzialsender und den Differenzialempfänger enthält. In diesem
Signalsender sind der vorstehend beschriebene Differenzialsender und Differenzialempfänger als Differenzialsender und als Differenzialempfänger angewandt.
[0023] Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Signalsendesystem vorgesehen, das eine Anzahl von Signalübertragungswegen und einen Ruhezustandsdetektor enthält. Jeder
Signalübertragungsweg hat einen Differenzialsender
und einen Differenzialempfänger und der vorstehend
beschriebene Differenzialsender ist als Differentialsender angewandt. Der Differenzialempfänger enthält ein Paar Eingangsanschlüsse, an welchen die
Differenzialausgangssignale vom Differenzialsender
eingegeben werden, einen empfangsseitigen Signalsender, der ein Logiksignal ausgibt, welches durch
Symbole der Differentialausgänge, die von dem Paar
Eingangsanschlüssen eingegeben worden sind, bestimmt ist, ein Paar empfangsseitige Abschlusswi-
4/23
DE 10 2008 038 508 A1
derstände, die jeweils parallel zwischen das Paar
Eingangsanschlüsse und den empfangsseitigen Signalsender geschaltet sind, und eine Schaltsteuerung,
die das Paar empfangsseitiger Abschlusswiderstände von dem empfangsseitigen Signalsender abschalten kann. Der Ruhezustandsdetektor hat eine Signalausgangsschaltung für die Ruhezustandsdetektion,
die ein Signal für die Ruhezustandsdetektion unter
der Bedingung ausgibt, dass jedes Logiksignal, welches von jedem Differenzialempfänger jedes Signalübertragungswegs ausgegeben worden ist, dieselbe
vorbestimmte Logik ausgibt, und eine empfangsseitige Abschlusswiderstands-Abschaltsteuerung, die
den Ruhezustand erfasst, indem sie den Zeitpunkt
erfasst, zu welchem das aufeinanderfolgende Ausgeben des Signals für den Ruhezustand eine vorbestimmte Zeit durch die Signalausgangsschaltung für
die Ruhezustandsdetektion erreicht und die Schaltsteuerung des Differenzialempfängers in jedem Signalweg steuert, um das Paar der empfangsseitigen
Abschlusswiderstände von dem empfangsseitigen
Signalsender zu trennen, wenn der Ruhezustand erfasst wird.
[0024] Selbst wenn die vorstehend beschriebenen
Aspekte miteinander kombiniert werden oder jeder
Aspekt durch ein Verfahren ersetzt wird, kann dies
immer noch als der Aspekt der vorliegenden Erfindung betrachtet werden.
[0025] Gemäß der Technik der vorliegenden Erfindung ist es möglich, den Energieverbrauch zu verringern und einen Signalsender zu realisieren, der einfach gestaltet sein kann.
[0026] Die vorstehenden und weitere Aufgaben,
Vorteile und Merkmale der vorliegenden Erfindung
gehen aus der folgenden Beschreibung von gewissen bevorzugten Ausführungsformen anhand der begleitenden Zeichnungen im Einzelnen hervor, in welchen zeigt:
[0027] Fig. 1 ein Schaltbild eines Differenzial-Sender/Empfängers gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
[0028] Fig. 2 ein Diagramm, das einen Aspekt einer
Amplitudenspannung eines Ausgangssignals eines
Differenzial-Sender/Empfänger-Blocks in dem in der
Fig. 1 gezeigten Differenzial-Sender/Empfänger
zeigt;
[0029] Fig. 3 eine grafische Darstellung zur Erläuterung der fünf Zustände, die in dem in der Fig. 1 gezeigten Differenzial-Sender/Empfänger angenommen werden;
[0030] Fig. 4 ein Schaltbild eines Differenzial-Sender/Empfängers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
2009.04.09
[0031] Fig. 5 ein Schaltbild eines Differenzial-Sender/Empfängers gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
[0032] Fig. 6 ein Schaltbild eines Differenzial-Sender/Empfänger-Systems gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
[0033] Fig. 7 ein Schaltbild eines bekannten Differenzial-Sender/Empfängers (Nr. 1);
[0034] Fig. 8 ein Schaltbild eines bekannten Differenzial-Sender/Empfängers (Nr. 2); und
[0035] Fig. 9 ein Schaltbild eines Beispiels einer bekannten Technik zum Abschalten eines Abschlusswiderstands in einem Ruhezustand.
[0036] Die Erfindung wird nun anhand der erläuternden Ausführungsformen beschrieben. Für den Fachmann ist klar zu ersehen, dass viele alternative Ausführungsformen unter Verwendung der Lehren der
vorliegenden Erfindung durchgeführt werden können
und dass die Erfindung nicht auf die Ausführungsformen begrenzt ist, die nur zu erläuternden Zwecken
dargestellt sind.
[0037] Die Ausführungsformen der vorliegenden Erfindung werden im Einzelnen unter Bezugnahme auf
die Zeichnungen beschrieben.
Erste Ausführungsform
[0038] Fig. 1 zeigt einen Differenzial-Sender/Empfänger 100 gemäß der ersten Ausführungsform der
vorliegenden Erfindung. Der Differenzial-Sender/Empfänger 100 hat einen Differenzial-Senderblock 110 in einer Stromtreiberseite und einen Differenzial-Empfängerblock 130.
[0039] Der Differenzial-Senderblock 110 hat eine
Konstantstromquelle 111, N-Transistoren 112a und
112b, die von der Konstantstromquelle 111 einen
Konstantstrom empfangen, um eine Spiegelschaltung zu bilden, P-Transistoren 114a und 114b, die mit
einer Netzleitung 113 verbunden sind, um eine Konstantstromquelle zu bilden, P-Transistoren 115a und
115b, die als Schalter für den Logikausgang funktionieren, und Abschlusswiderstände 118a und 118b,
die mit einer Masseleitung 117 verbunden sind. Ferner ist zwischen dem Abschlusswiderstand 118a und
der Masseleitung 117 ein Schalter 116a vorgesehen.
Das Ein/Aus-Schalten des Schalters 116a wird durch
ein Steuersignal von einem Steueranschluss 103 gesteuert. Zusätzlich ist zwischen dem Abschlusswiderstand 118b und der Masseleitung 117 ein Schalter
116b vorgesehen und es ist zwischen dem Gate des
P-Transistors 115b und der Netzleitung 113 ein
Schalter 116c vorgesehen. Das Ein/Aus-Schalten
des Schalters 116c wird durch ein Steuersignal von
5/23
DE 10 2008 038 508 A1
2009.04.09
dem Steueranschluss 102 gesteuert. Die Schalter
116a bis 116c haben in den Ansprüchen die Funktion
einer senderseitigen Abschlusswiderstands-Verbindungssteuerung und in den Ansprüchen dienen andere Elemente als die Abschlusswiderstände als ein
senderseitiger Signalsender.
[0043] Der Betriebszustandsdetektor 136 detektiert
den Betriebszustand des Differenzial-Sender/Empfängers 100 aus dem Ausgang des Differenzialkomparators 131 und steuert den EIN/AUS-Zustand der
Schalter 132a und 132b auf der Grundlage des Detektionsergebnisses.
[0040] Die P-Transistoren 115 und 115b haben
Gates an die Eingangsanschlüsse 101a bzw. 101b
angeschlossen und die Drains sind mit den Abschlusswiderständen 118a bzw. 118b verbunden.
Ferner sind die Sourcen der P-Transistoren 115a und
115b mit dem Drain des P-Transistors 114b verbunden und die Ausgangsanschlüsse 105a und 105b
sind zwischen dem P-Transistor 115a und den Abschlusswiderstand 118a bzw. zwischen den P-Transistor 115b und den Abschlusswiderstand 118b geschaltet. Differenziallogiksignale innerhalb einer LSI
werden durch die Eingangsanschlüsse 101a und
101b eingegeben und Spannungswerte, die durch
Stromwerte, welche in den P-Transistoren 115a und
115b fließen, und Widerstandswerte der Abschlusswiderstände 118a und 118b bestimmt sind, werden
an den Ausgangsanschlüssen 105a und 105b als Logikamplitude ausgegeben.
[0044] Nun wird mit Bezug auf die Fig. 2 und Fig. 3
die detaillierte Funktionsweise jedes Funktionsblocks
des Differenzial-Sender/Empfängers 100 beschrieben.
[0041] Der Differenzialempfängerblock 130 hat einen Differenzialkomparator 131, Schalter 132a und
132b, Abschlusswiderstände 134a und 134b und einen Betriebszustandsdetektor 136. Der Abschlusswiderstand 134 ist zwischen der positiven Logikeingangsseite des Differenzialkomparators 131 und der
Masseleitung 137 vorgesehen. Der Abschlusswiderstand 134a ist mit der Masseleitung 137 verbunden,
wenn der Schalter 132a im EIN-Zustand ist und ist
von der Masseleitung 137 abgeschaltet, wenn der
Schalter 132a im AUS-Zustand ist. Der Abschlusswiderstand 134b ist zwischen einer negativen Logikeingangsseite des Differenzialkomparators 131 und der
Masseleitung 137 vorgesehen. Der Abschlusswiderstand 134b ist mit der Masseleitung 137 verbunden,
wenn der Schalter 132b im EIN-Zustand ist, und ist
von der Masseleitung 137 abgeschaltet, wenn der
Schalter 132b in AUS-Zustand ist. Anzumerken ist,
dass die Schalter 132a und 132b in den Ansprüchen
die Funktion einer empfangsseitigen Abschlusswiderstandsverbindungssteuerung haben und in den
Ansprüchen haben andere Elemente als die Abschlusswiderstände und der Betriebszustandsdetektor 136 die Funktion als ein empfangsseitiger Signalsender.
[0042] Die durch die Eingangsanschlüsse 121a und
121b von den Ausgangsanschlüssen 105a und 105b
empfangenen Differenzialsignale werden am Differenzialkomparator 131 eingegeben und der Differenzialkomparator 131 gibt am Ausgangsanschluss 124
das Logiksignal (Hoch oder Niedrig) aus, welches
durch die Symbole der Differenzialsignale bestimmt
ist.
[0045] Der Differenzial-Sender/Empfänger 100
kann fünf Zustände einnehmen. Fig. 2 zeigt einen
Aspekt des Ausgangs des Differenzial-Senderblocks
110 (Signalpegel des Ausgangsanschlusses 105a
und des Eingangsanschlusses 121a und Signalpegel
des Ausgangsanschlusses 105b und des Eingangsanschlusses 121b) in jedem Zustand des Differenzial-Sender/Empfängers 100. Fig. 3 zeigt eine Beschreibung jedes Zustands des Differenzial-Sender/Empfängers 100 und den EIN/AUS-Aspekt der
Schalter 116a und 116c und der Schalter 132a und
132b in jedem Zustand. Anzumerken ist, dass der
EIN/AUS-Zustand des Schalters 116a durch das
Steuersignal von dem Steueranschluss 103 gesteuert wird, der EIN/AUS-Zustand des Schalters 116c
durch das Steuersignal vom Steueranschluss 102
gesteuert wird und der EIN/AUS-Zustand der Schalter 132a und 132b durch den Betriebszustandsdetektor 136 wie vorstehend beschrieben, gesteuert wird.
[0046] Anzumerken ist, dass der Schalter 116b in
jedem der fünf Zustände des Differenzial-Sender/Empfängers 100 im EIN-Zustand ist.
[0047] Der Zustand 1 des Differenzial-Sender/Empfängers 100 ist der Zustand, in welchem eine normale
Datenübertragung oder ein normaler Datenempfang
durchgeführt wird und dieser Zustand wird im Nachfolgenden auch als Normalzustand bezeichnet. Wie
in der Fig. 3 gezeigt, ist in diesem Zustand der Schalter 116a im EIN-Zustand, der Schalter 116c im
AUS-Zustand und die Schalter 132a und 132b sind
im EIN-Zustand. Da die Schalter 116a und 116b an
der Senderseite im EIN-Zustand sind, sind die Abschlusswiderstände 118a und 118b mit der Masseleitung 117 verbunden. Da die Schalter 132a und 132b
an der Empfangsseite im EIN-Zustand sind, sind die
Abschlusswiderstände 134a und 134b mit der Masseleitung 137 verbunden. Da ferner der Schalter
116c im AUS-Zustand ist, ist der P-Transistor 115b in
dem Zustand, in welchem er den Schaltern in Übereinstimmung mit dem Eingangsanschluss 101b betätigen kann. Demgemäß werden die Daten vom Differenzial-Senderblock 110 ausgegeben und werden
vom Differenzial-Empfängerblock 130 empfangen.
Wie in der Fig. 2 gezeigt, ist in diesem Zustand der
Ausgang des Differenzial-Senderblocks 110, der die
Signalamplitudenspannung der Daten ist, die zu
6/23
DE 10 2008 038 508 A1
übertragen oder zu empfangen sind, in dem VOL-Zustand, welcher der Normalzustand ist.
[0048] Der Zustand 2 ist der Zustand, welcher den
Ruhezustand meldet, wenn der Zustand vom Zustand 1 in den Ruhezustand übertritt. Wie in der
Fig. 3 gezeigt, ist in diesem Zustand der Schalter
116a im AUS-Zustand, der Schalter 116c im EIN-Zustand und die Schalter 132a und 132b sind im
EIN-Zustand. Ferner wird in diesem Zustand das
Niedrigpegelsignal vom Eingangsanschluss 101a
eingegeben.
[0049] Da vom Eingangsanschluss 101a an der
sendenden Seite das Niedrigpegelsignal eingegeben
wird, ist der P-Transistor 115a im EIN-Zustand. Da
ferner der Schalter 116a im AUS-Zustand ist, ist der
Abschlusswiderstand 118a abgeschaltet und der Signalpegel des Ausgangsanschlusses 105a ist auf dem
Hoch-Pegel. Da andererseits der Schalter 116c im
EIN-Zustand ist, ist das Gate des P-Transistors 115b
auf die Energieversorgungsspannung geklemmt und
der P-Transistor 115b ist im AUS-Zustand. Da ferner
der Schalter 116b im EIN-Zustand ist, ist der Signalpegel des Ausgangsanschlusses 105b im Niedrig-Zustand. Anzumerken ist, dass die Abschlusswiderstände 118a und 118b keine Energie verbrauchen, da sowohl der P-Transistor 115b als auch der
Schalter 116a im AUS-Zustand sind.
[0050] Da in der Empfangsseite der Signalpegel des
Eingangsanschlusses 121a im Hoch-Zustand und
der Signalpegel des Eingangsanschlusses 121b im
Niedrig-Zustand ist, ist der Ausgang vom Differenzialkomparator 131 auf den hohen Logikzustand fixiert.
Da ferner die Schalter 132a und 132b im EIN-Zustand sind, sind die Abschlusswiderstände 134a und
134b mit der Masseleitung 137 verbunden. Demgemäß ist die Amplitudenspannung des Ausgangssignals des Differenzial-Senderblocks 110 2*VOL, was
zweimal so groß wie der Normalzustand ist, wie dies
in der Fig. 2 gezeigt ist.
[0051] In der vorliegenden Ausführungsform erfasst
der Betriebszustandsdetektor 136, dass der Differenzial-Sender/Empfänger 100 im Ruhezustand ist unter
der Bedingung, dass der Ausgang des Differenzialkomparators 131 für eine vorbestimmte Zeitspanne
auf dem hohen Logikzustand war. Bei Erfassen des
Ruhezustands steuert der Betriebszustandsdetektor
136 die Schalter 132a und 132b, damit diese abschalten. Demgemäß tritt der Differenzial-Sender/Empfänger 100 in den Zustand 3 über.
[0052] Im Zustand 3 ist der Schalter 116a im
AUS-Zustand, der Schalter 116c im EIN-Zustand und
die Schalter 132a und 132b sind im AUS-Zustand.
Ferner wird das Niedrigpegelsignal vom Eingangsanschluss 101a eingegeben. Da die Schalter 132a und
132b im AUS-Zustand sind, sind die Abschlusswider-
2009.04.09
stände an der Empfangsseite ebenfalls abgeschaltet.
Demgemäß steigt im Zustand 3 der Signalpegel des
Ausgangsanschlusses 105a des Differenzial-Senderblocks 110 auf die Energieversorgungsspannung
VDD, wie dies in der Fig. 2 gezeigt ist. Anzumerken
ist, dass in diesem Zustand die Abschlusswiderstände 134a und 134b an der Empfangsseite zusätzlich
zu den Abschlusswiderständen 118a und 118b auf
der Senderseite keinen Strom verbrauchen.
[0053] Der Zustand 4 ist der Zustand, welcher den
Übergang vom Zustand 3 in den Normalzustand oder
den Zustand 1 meldet. Wie in der Fig. 3 gezeigt, ist in
diesem Zustand der Schalter 116a im EIN-Zustand,
der Schalter 116c im AUS-Zustand und die Schalter
132a und 132b sind im AUS-Zustand. Da der Schalter 116c im AUS-Zustand ist, ist der P-Transistor
115b in dem Zustand, in welchem er die Schaltoperationen in Übereinstimmung mit dem Eingangsanschluss 101b durchführen kann. Ferner sind die Abschlusswiderstände 118a und 118b an der Senderseite mit der Masseleitung 117 verbunden und da die
Abschlusswiderstände 134a und 134b an der Empfangsseite abgeschaltet sind, ist die Amplitudenspannung des Ausgangssignals des Differenzial-Senderblocks 110 gleich 2*VOL, was zweimal so groß wie im
Normalzustand ist. Daher geht der Ausgang des Differenzialkomparators 131 vom hohen Logikzustand
in den niedrigen Logikzustand über.
[0054] Der Betriebszustandsdetektor 136 steuert
das Einschalten der Schalter 132a und 132b bei Detektieren des Abfallens des Ausgangs des Differenzialkomparators 131. Demgemäß sind beide Abschlusswiderstände der Senderseite und der Empfangsseite mit der Masseleitung verbunden. Der Differenzial-Sender/Empfänger 100 ist in dem Zustand
5, der eine Rückgewinnung des Normalzustands
zeigt und die Amplitudenspannung des Ausgangssignals des Differenzial-Senderblocks 110 ist in dem
VOL-Zustand, der der Normalzustand ist. Anzumerken ist, dass der Zustand 5 der Normalzustand ist,
welcher der gleiche wie der Zustand 1 ist.
[0055] In dem Differenzial-Sender/Empfänger 100
gemäß der vorliegenden Ausführungsform sind die
Abschlusswiderstände der Sende- und Empfangsseite im Ruhezustand abgeschaltet. Demgemäß ist es
möglich, den Energieverbrauch des Abschlusswiderstands im Ruhezustand zu verringern.
[0056] Da ferner der Übergang vom Normalzustand
in den Ruhezustand durch Festlegen von zwei Ausgängen des Differenzial-Senderblocks 110 auf Hoch
und Niedrig gemeldet wird, kann der Betriebszustandsdetektor 136 den Ruhezustand unter der Bedingung erfassen, dass der Ausgang des Differenzialkomparators 131 eine vorbestimmte Zeitspanne in
dem hohen Logikzustand gewesen ist. Daher ist die
Referenzspannung, welche den Ruhezustand er-
7/23
DE 10 2008 038 508 A1
fasst, anders als bei dem in den Fig. 7 und Fig. 8 gezeigten Stand der Technik nicht erforderlich, wodurch
es möglich ist, das Schaltungsdesign zu vereinfachen und die Schaltungsgröße zu verkleinern.
[0057] Ferner ist in dem in der Fig. 8 gezeigten Differenzial-Sender/Empfänger der P-Transistor 25b,
der die Treiberstromquelle ist, im Ruhezustand im
AUS-Zustand, um den Energieverbrauch der Abschlusswiderstände zu verringern. Da die Konstantstromquelle in analoger Form gesteuert wird, braucht
es, wenn der P-Transistor 25b einmal abgeschaltet
ist, Zelt, damit die Gate-Spannung des P-Transistors
25b stabil ist, wenn der Zustand vom Ruhezustand in
den Normalzustand übertritt, was bedeutet, dass der
Systemstandard, bei dem ein Hochleistungsbetrieb
erforderlich ist, nicht erfüllt werden kann. Andererseits ist in dem Differenzial-Sender/Empfänger 100
gemäß der vorliegenden Ausführungsform der Energieverbrauch im Ruhezustand verringert, ohne dass
der P-Transistor 114b, welcher die Treiberstromquelle bildet, abgeschaltet ist. Demgemäß ist der Zustandsübergang vom Ruhezustand in den Normalzustand möglich.
[0058] Die Signalamplitude kann unmittelbar nachdem der Zustand vom Ruhezustand in den Normalzustand wegen des Einflusses der Übertragungsverzögerung infolge der Verbindungszeitabstimmung
der Abschlusswiderstände nicht sofort stabil sein. Da
jedoch die neuen Empfänger normalerweise eine
CDR-(Taktdatenwiedergewinnungs)-Funktion zum
konstanten Empfangen der Daten haben, ist es möglich, die Instabilität der Signalamplitude unmittelbar
nach der Wiedergewinnung leicht zu verhindern,
wenn unmittelbar nach der Wiedergewinnung als
Eingangssignal ein Trainingsmuster oder ein Synchronisiermuster eingesetzt ist.
[0059] In der ersten Ausführungsform ist die Treiberstromquelle durch die P-Transistoren 114a und
114b als ein Beispiel gebildet, um die Abschlusswiderstände mit der Masseleitung zu verbinden. Es ist
jedoch auch möglich, die Treiberstromquelle durch
den N-Transistor zu bilden, um die Abschlusswiderstände mit der Netzleitung zu verbinden. In diesem
Fall sind alle Netzleitungen durch Masseleitungen ersetzt und die Masseleitungen sind durch Netzleitungen ersetzt und gleichzeitig sind in der Fig. 1 alle
P-Transistoren durch N-Transistoren ersetzt und die
N-Transistoren sind durch P-Transistoren ersetzt.
[0060] Da in der allgemeinen Differenzialschaltung
das Eingangssignal (entsprechend den Signalen von
den Eingangsanschlüssen 101a und 10b in dem Differenzial-Sender/Empfänger 100) nicht vollständig
auf den Netzversorgungsspannungspegel schwingt,
ist es ferner unmöglich, den P-Transistor 115b, der
als Schalter des Ausgangs im Ruhezustand funktioniert, vollständig abzuschalten. Andererseits ist in der
2009.04.09
vorliegenden Ausführungsform ein Schalter 116c
vorgesehen und der Schalter 116c wird im Ruhezustand eingeschaltet. Daher wird die Gate-Spannung
des P-Transistors 115b auf die Netzversorgungsspannung geklemmt, um den P-Transistor 115b vollständig abzuschalten, wodurch der Energieverbrauch des Abschlusswiderstands 118b im Ruhezustand vermieden werden kann.
Zweite Ausführungsform
[0061] Fig. 4 zeigt einen Differenzial-Sender/Empfänger 200 gemäß der zweiten Ausführungsform der
vorliegenden Erfindung. Der Differenzial-Sender/Empfänger 200 zeigt spezifisch die Einzelheiten
des Betriebszustandsdetektors 136 und der Schalter
des Differenzial-Sender/Empfängers 100 gemäß der
ersten Ausführungsform. In der Fig. 4 sind die gleichen Komponenten wie diejenigen des Differenzial-Sender/Empfängers 100 mit den gleichen Bezugszeichen bezeichnet, mit Ausnahme des Betriebszustandsdetektors 136 und der Schalter, und eine sich
überlagernde Beschreibung derselben wird weggelassen. Ferner kann der in der Fig. 4 gezeigte Differenzial-Sender/Empfänger 200 auch fünf Zustände
vom Zustand 1 bis zum Zustand 5 auf die gleiche
Weise wie der in der Fig. 1 gezeigte Differenzial-Sender/Empfänger 100 einnehmen.
[0062] Wie in der Fig. 4 gezeigt, ist in dem Differenzial-Senderblock 210 des Differenzial-Sender/Empfängers 200 ein N-Transistor 216a zwischen dem Abschlusswiderstand 118a und der Masseleitung 117
vorgesehen, ein N-Transistor 216b ist zwischen dem
Abschlusswiderstand 118b und der Masseleitung
117 vorgesehen und ein P-Transistor 216c ist zwischen dem P-Transistor 115b und der Netzleitung
113 vorgesehen.
[0063] Der N-Transistor 216a hat ein Gate an einem
Steueranschluss 203 angeschlossen, eine Source an
einer Masseleitung 117 angeschlossen und einen
Drain, der an den Abschlusswiderstand 118a angeschlossen ist. Der N-Transistor 216a ist in dem
EIN-Zustand, wenn das Steuersignal vom Steueranschluss 203 hoch ist und ist im AUS-Zustand, wenn
das Steuersignal niedrig ist. Anders ausgedrückt, der
N-Transistor 216a entspricht dem Schalter 116a in
dem Differenzial-Sender/Empfänger 100. Der
N-Transistor 216a wird bei Eingeben des hohen
Steuersignals vom Steueranschluss 203 im Zustand
1 (Normalzustand), dem Zustand 4 (Normalzustandsmeldung) und dem Zustand 5 (Wiederherstellung des Normalzustands) eingeschaltet und wird bei
Eingeben des Niedrigen Steuersignals vom Steueranschluss 203 im Zustand 2 (Ruhezustandsmeldung) und Zustand 3 (Ruhezustand mit dem geringsten Energieverbrauch) abgeschaltet.
[0064] Der N-Transistor 216b entspricht dem Schal-
8/23
DE 10 2008 038 508 A1
ter 116b in dem Differenzial-Sender/Empfänger 100.
Das Gate des N-Transistors 216b ist mit der Netzleitung 113 verbunden, die Source desselben ist mit der
Masseleitung 117 verbunden und dessen Drain ist
mit dem Abschlusswiderstand 118b verbunden. Daher ist der N-Transistor 216b immer im EIN-Zustand.
[0065] Der P-Transistor 216c hat das Gate an den
Steueranschluss 203 angeschlossen, die Source an
die Netzleitung angeschlossen und den Drain an das
Gate des P-Transistors 115b angeschlossen. Der
P-Transistor 216c ist im AUS-Zustand, wenn das
Steuersignal vom Steueranschluss 203 hoch ist, und
ist im EIN-Zustand, wenn das Steuersignal niedrig ist.
Daher wird der P-Transistor 216c komplementär zum
N-Transistor 216a EIN und AUS geschaltet und entspricht dem Schalter 116c in dem Differenzial-Sender/Empfänger 100.
[0066] Gemäß dieser Konfiguration realisiert der
Differenzial-Senderblock 210 die gleiche Funktion
wie die des Differenzial-Senderblocks 110 in dem Differenzial-Sender/Empfänger 100. Da ferner der
N-Transistor 216a und der P-Transistor 216c, die als
Schalter wirken, einen Steueranschluss 203 gemeinsam nutzen können, kann die Schaltungskonfiguration vereinfacht werden.
[0067] In dem Differenzial-Empfängerblock 230 entsprechen die N-Transistoren 232a und 232b und der
Betriebszustandsdetektor 236 jeweils den Schaltern
132a und 132b und dem Betriebszustandsdetektor
136 im Differenzial-Empfängerblock 130.
[0068] Der Betriebszustandsdetektor 236 hat eine
Flip-Flop-Schaltung (im Nachfolgenden als D-FF bezeichnet) 237 und einen Hochpegeldetektor 238.
[0069] Der Hochpegeldetektor 238 erfasst, dass der
Differenzial-Sender/Empfänger 200 im Ruhezustand
ist, unter der Bedingung, dass der Ausgangs des Differenzialkomparators 131 eine vorbestimmte Zeitspanne in dem hohen Logikzustand gewesen ist, und
gibt den Rücksetzimpuls an den D-FF 237. Der Hochpegeldetektor 238 kann durch eine Zeitgeberschaltung gebildet sein, die beispielsweise die Zeit zählt, in
welcher nacheinander der hohe Logikzustand vom
Differenzialkomparator 131 ausgegeben wird.
[0070] Die D-FF 237 ist eine flankengetriggerte
Flip-Flop-Schaltung, die die hohe Logik ausgibt,
wenn der Ausgang des Differenzialkomparators 131
von der hohen Logik auf die niedrige Logik gefallen
ist. Wie vorstehend angegeben, entspricht der Zeitpunkt, zu welchem der Ausgangs des Differenzialkomparators 131 von der hohen Logik auf die niedrige Logik abfällt, dem Zustand 4 (Normalzustandsmeldung). Ferner gibt die D-FF 237 die niedrige Logik
aus, wenn der Rücksetzimpuls von dem Hochpegeldetektor 238 empfangen worden ist.
2009.04.09
[0071] Zusammengefasst gibt der Betriebszustandsdetektor 236 bei Erfassen des Ruhezustands
unter der Bedingung, dass der Ausgangs des Differenzialkomparators 131 für die vorbestimmte Zeitspanne in dem Hochlogikzustand gewesen ist, ein
niedriges Logiksignal aus und gibt bei Erfassen des
Abfallens des Ausgangs des Differenzialkomparators
131, das das Erfassen der Wiedergewinnung des
Normalzustands aus dem Ruhezustand ist, das hohe
Logiksignal aus.
[0072] Der Ein/Aus-Zustand der N-Transistoren
232a und 232b wird durch den Ausgang des Betriebszustandsdetektors 236 gesteuert. Der N-Transistor 232a hat ein Gate, das mit dem Ausgang des
Betriebszustandsdetektors 236 verbunden ist, eine
Source, die mit der Masseleitung 137 verbunden ist,
und einen Drain, der mit dem Abschlusswiderstand
134a verbunden ist. Der N-Transistor 232b hat ein
Gate, das mit dem Ausgang des Betriebszustandsdetektors 236 verbunden ist, eine Source, die mit der
Masseleitung 137 verbunden ist und einen Drain, der
mit dem Abschlusswiderstand 134b verbunden ist.
Die N-Transistoren 232a und 232b sind in dem
EIN-Zustand, wenn das hohe Logiksignal vom Betriebszustandsdetektor 236 ausgegeben wird, um die
Abschlusswiderstände, die mit jedem derselben verbunden sind, mit der Masseleitung 137 zu verbinden.
Andererseits sind die N-Transistoren 232a und 232b
im AUS-Zustand, wenn das niedrige Logiksignal vom
Betriebszustandsdetektor 236 ausgegeben wird, um
die Abschlusswiderstände, die jeweils mit diesem
verbunden sind, abzuschalten.
[0073] Wie vorstehend angegeben, üben der Betriebszustandsdetektor 236 und die N-Transistoren
232a und 232b die gleiche Funktion wie diejenige
des Betriebszustandsdetektor 136 und der Schalter
132a und 132b des Differenzial-Empfängerblocks
130 im Differenzial-Sender/Empfänger 100 aus.
Demgemäß realisiert der Differenzial-Empfängerblock 230 die gleiche Funktion wie diejenige des Differenzial-Empfängerblocks 130.
[0074] Gemäß dem Differenzial-Sender/Empfänger
200 der Ausführungsform der vorliegenden Erfindung
ist es möglich, die gleiche Wirkung wie beim Differenzial-Sender/Empfänger 100, der in der Fig. 1 gezeigt
ist, zu erzielen.
Dritte Ausführungsform
[0075] Fig. 5 ist ein Differenzial-Sender/Empfänger
300 gemäß der dritten Ausführungsform der vorliegenden Erfindung. In dem Differenzial-Sender/Empfänger 300 sind die Abschlusswiderstände und die
mit diesen verbundenen Schalter mit Bezug auf den
Differenzial-Sender/Empfänger 200 gemäß Fig. 4
auf der Grundlage der Tatsache, dass der EIN-Widerstand des Transistors durch ein Design einer
9/23
DE 10 2008 038 508 A1
Gate-Breite und einer Gate-Länge bestimmt ist, integriert. Andere funktionelle Komponenten sind die
gleichen wie diejenigen des in der Fig. 4 gezeigten
Differenzial-Sender/Empfängers 200 mit Ausnahme
dieses Punktes. Daher werden nur die Abschlusswiderstände in den Sender- und Empfangsseiten und
die Schalter, die mit diesen verbunden sind, hinsichtlich des Differenzial-Sender/Empfängers 300 beschrieben.
[0076] In dem Differenzial-Senderblock 310 des Differenzial-Sender/Empfängers 300 entspricht der
N-Transistor 318a dem, Abschlusswiderstand 118a
und dem N-Transistor 216a in dem Differenzial-Senderblock 210 des Differenzial-Sender/Empfängers
200, und der N-Transistor 318b entspricht dem Abschlusswiderstand 118b und dem N-Transistor 216b
in dem Differenzial-Senderblock 210 des Differenzial-Sender/Empfängers 200. Die Spannungssteuerung 319 legt die Spannung an die Gates der N-Transistoren 318a und 318b in analoger Form gemäß
dem Steuersignal von dem Steueranschluss 203.
Genauer gesagt, wenn das Steuersignal von dem
Steueranschluss 203 hoch ist, was der Zustand 1
(Normalzustand), der Zustand 4 (Normalzustandsmeldung) und der Zustand 5 (Wiederherstellung des
Normalzustands) ist, legt die Spannungssteuerung
319 Spannung so an, dass die N-Transistoren 318a
und 318b im EIN-Zustand sind. Demgemäß funktionieren die EIN-Widerstände der N-Transistoren 318a
und 318b als die Abschlusswiderstände. Wenn andererseits das Steuersignal von dem Steueranschluss
203 niedrig ist, was der Zustand 2 (Ruhezustandsmeldung) und der Zustand 3 (Ruhezustand mit geringstem Energieverbrauch) ist, legt die Spannungssteuerung 319 die Spannung so an, dass die
Gate-Spannungen der N-Transistoren 318a und
318b auf dem Massepegel sind. Demgemäß sind die
N-Transistoren 318a und 318b abgeschaltet und die
Abschlusswiderstände sind abgeschaltet.
[0077] In dem Differenzial-Empfängerblock 330 entspricht der N-Transistor 334a dem Abschlusswiderstand 134a und dem N-Transistor 232a in dem Differenzial-Empfängerblock 230 des Differenzial-Sender/Empfängers 200, und der N-Transistor 234b entspricht dem Abschlusswiderstand 134b und dem
N-Transistor 132b in dem Differenzial-Empfängerblock 230 des Differenzial-Sender/Empfängers 200.
Die Spannungssteuerung 335 legt Spannung an die
Gates des N-Transistors 334a und des N-Transistors
334b in Übereinstimmung mit dem Ausgang des Betriebszustandsdetektors 236 in analoger Form an.
Genauer gesagt, wenn der Ausgang des Betriebszustandsdetektors 236 hoch ist, legt die Spannungssteuerung 335 die Spannung so an, dass die N-Transistoren 334a und 334b eingeschaltet sind. Demgemäß funktionieren die EIN-Widerstände der N-Transistoren 334a und 334b als die Abschlusswiderstände. Wenn andererseits der Ausgang des Betriebszu-
2009.04.09
standsdetektors 236 niedrig ist, legt die Spannungssteuerung 335 Spannung so an, dass die Gate-Spannungen der N-Transistoren 334a und 334b auf dem
Massepegel sind. Demgemäß sind die N-Transistoren 334a und 334b ausgeschaltet und die Abschlusswiderstände sind abgeschaltet.
[0078] Gemäß dem Differenzial-Sender/Empfänger
300 der dritten Ausführungsform der vorliegenden
Erfindung ist es möglich, die gleiche Wirkung wie bei
dem Differenzial-Sender/Empfänger 100 und dem
Differenzial-Sender/Empfänger 200 zu erzielen.
Vierte Ausführungsform
[0079] Fig. 6 zeigt ein Differenzial-Sender/Empfänger-System 400 gemäß der vierten Ausführungsform
der vorliegenden Erfindung. Das Differenzial-Sender/Empfänger-System 400 hat eine Anzahl von Wegen und ein Weg enthält einen Differenzial-Sender/Empfänger. Das Differenzial-Sender/Empfänger-System 400 hat ferner zusätzlich zu einer Anzahl
von Differenzial-Sender/Empfängern 440A bis 440N
einen Ruhezustandsdetektor 450, der erfasst, dass
das Differenzial-Sender/Empfänger-System 400 im
Ruhezustand ist.
[0080] Da die Differenzial-Sender/Empfänger 440A
bis 440N alle die gleiche Konfiguration haben, wird
hier nur der Differenzial-Sender/Empfänger 440A beschrieben.
[0081] Der Differenzial-Sender/Empfänger 440A
hat einen Differenzial-Senderblock 410A und einen
Differenzial-Empfängerblock 430A. Der Differenzial-Senderblock 410A kann irgendein Differenzial-Senderblock in dem Differenzial-Sender/Empfänger der vorstehenden ersten bis dritten Ausführungsformen sein. In der Fig. 6 ist die gleiche Konfiguration
wie diejenige des Differenzial-Senderblocks 110 des
Differenzial-Sender/Empfängers 100 der ersten Ausführungsform als ein Beispiel gezeigt. In dem Differenzial-Senderblock 410A sind die Abschlusswiderstände im Zustand 1 (Normalzustand), dem Zustand
4 (Normalzustandsmeldung) und dem Zustand 5
(Normalzustandsrückkehr) angeschlossen und das
Differenziallogiksignal in der LSI wird an den Differenzial-Empfängerblock 430A von beiden Ausgangsanschlüssen ausgegeben. Die Abschlusswiderstände des Differenzial-Senderblocks 410A sind im Zustand 2 (Ruhezustandsmeldung) abgeschaltet. Zu
diesem Zeitpunkt ist der Signalpegel in einem Ausgangsanschluss 2*VOL und der Signalpegel des anderen Ausgangsanschlusses ist auf dem Massespannungspegel. Ferner sind auch im Zustand 3 (Ruhezustandsmeldung mit dem geringsten Energieverbrauch) die Abschlusswiderstände des Differenzial-Senderblocks 410A abgeschaltet und der Signalpegel des Ausgangsanschlusses, der im Zustand 2
auf dem Massespannungspegel ist, bleibt auf dem
10/23
DE 10 2008 038 508 A1
Massespannungspegel. Der Signalpegel des anderen Ausgangsanschlusses ist jedoch auf der Netzversorgungsspannung VDD durch Abschalten der Abschlusswiderstände des Differenzial-Empfängerblocks 430A, was später beschrieben wird.
[0082] In dem Differenzial-Empfängerblock 430A ist
die Schaltsteuerungsschaltung 436A anstatt des Betriebszustandsdetektors des Differenzial-Empfängerblocks in dem Differenzial-Sender/Empfänger der
vorstehenden ersten bis dritten Ausführungsformen,
vorgesehen. Andere Konfigurationen des Differenzial-Empfängerblocks 430A sind die gleichen wie diejenigen der ersten bis dritten Ausführungsformen.
[0083] Die Schaltsteuerschaltung 436A dient der
gleichen Funktion wie diejenige des Betriebzustandsdetektors des Differenzial-Empfängerblocks der ersten bis dritten Ausführungsformen. Genauer gesagt
werden die Schalter des Differenzial-Empfängerblocks 430A so gesteuert, dass die Abschlusswiderstände im Zustand 1 (Normalzustand), dem Zustand
4 (Normalzustandsmeldung) und dem Zustand 5
(Normalzustandswiederherstellung) angeschlossen
sind und werden so gesteuert, dass die Abschlusswiderstände im Zustand 2 (Ruhezustandsmeldung) abgeschaltet sind. Ferner werden die Schalter des Differenzial-Empfängerblocks 430A so gesteuert, dass
die Abschlusswiderstände auch im Zustand 3 (Ruhezustand mit geringstem Energieverbrauch) abgeschaltet sind. Um solche Funktionen zu bedienen,
steuert die Schaltsteuerschaltung 436A die Schalter
so, dass sie die Abschlusswiderstände bei Erfassen
des Abfalls des Ausgangssignals vom Differenzialkomparator von dem hohen Logiksignal auf das niedrige Logiksignal im Zustand 4 anschließen, und steuert die Schalter so, dass sie die Abschlusswiderstände bei Empfangen des Signals, welches anzeigt,
dass der Ruhezustand vom Ruhezustandsdetektor
450 (Zustand 2) erfasst worden ist, abschalten.
2009.04.09
rung in den Ansprüchen.
[0086] Jeder Ausgang jedes Differenzial-Sender/Empfängers, der der Ausgang des Differenzial-Empfängerblocks in jedem Differenzial-Sender/Empfänger ist, wird an der Logik-UND-Schaltung
452 eingegeben, wo das hohe Logiksignal nur ausgegeben wird, wenn die Ausgänge aller Differenzial-Empfängerblöcke in dem hohen Logikzustand
sind.
[0087] Der Hochpegeldetektor 454 setzt den Zustand, in welchem die Periode des aufeinanderfolgenden Ausgebens des hohen Logikzustands von
der Logik-UND-Schaltung 452 die vorbestimmte Zeitperiode erreicht, auf den Ruhezustand und bei Erfassen des Ruhezustands gibt der Hochpegeldetektor
454 das Signal, welches das Abschalten der Abschlusswiderstände anzeigt, an die Schaltsteuerschaltung jedes Differenzial-Empfängerblocks aus.
[0088] Wie vorstehend angegeben, kann die Technik der vorliegenden Erfindung auch bei dem Differenzial-Sender/Empfänger-System, das eine Anzahl
von Wegen enthält, angewandt werden und kann somit eine weitere Wirkung jeder vorstehend beschriebenen Ausführungsform hervorbringen.
[0089] Es ist klar zu ersehen, dass die vorliegende
Erfindung nicht auf die vorstehenden Ausführungsformen begrenzt ist, sondern ohne Abweichen vom
Umfang und Geist der Erfindung modifiziert und geändert werden kann.
[0084] Wie vorstehend angegeben, ist in dem
FB-DIMM die serielle Hochgeschwindigkeitsschnittstelle parallel geschaltet und die Datenübertragung
zwischen den Speichermodulen wird durch einen
Sender/Empfänger mit 24 Wegen gebildet. In einem
derartigen System mit einer Anzahl von Wegen kann
das Erfassen des Ruhezustands vom Protokollzustand höherer Ordnung des Systems durchgeführt
werden.
[0085] In der vorliegenden Ausführungsform erfasst
der Ruhezustandsdetektor 450 den Ruhezustand
des Differenzial-Sender/Empfängersystems 400 und
hat eine Logik-UND-Schaltung 452 und einen Hochpegeldetektor 454. Die Logik-UND-Schaltung 452
funktioniert wie die Signalausgangsschaltung für die
Ruhezustandserfassung in den Ansprüchen, und der
Hochpegeldetektor 454 funktioniert wie eine empfangsseitige Abschlusswiderstands-Abschaltsteue-
11/23
DE 10 2008 038 508 A1
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung.
Das DPMA übernimmt keinerlei Haftung für etwaige
Fehler oder Auslassungen.
Zitierte Patentliteratur
- JP 10-209830 [0014, 0014]
12/23
2009.04.09
DE 10 2008 038 508 A1
2009.04.09
empfangsseitigen Signalsender bei Erfassen des Ruhezustands abgeschaltet wird.
Patentansprüche
1. Differenzialsender mit:
einem senderseitigen Signalsender, der Differenzialausgangssignale gemäß eingegebenen Differenzialeingangssignalen ausgibt;
einem Paar Ausgangsanschlüssen, die die Differenzialausgangssignale vom senderseitigen Signalsender ausgeben;
einem Paar senderseitigen Abschlusswiderständen,
die jeweils zwischen den senderseitigen Signalsender und das Paar Ausgangsanschlüsse parallel geschaltet sind; und
einer senderseitigen Abschlusswiderstand-Verbindungssteuerung, die das Paar senderseitiger Abschlusswiderstände von dem senderseitigen Signalsender in einem Ruhezustand abschaltet, während fixierte Logikdaten als Differenzialeingangssignale
eingegeben werden.
2. Differenzialsender nach Anspruch 1, wobei der
senderseitige Signalsender ein Differenzialpaar aufweist, das durch ein Paar Transistoren gebildet ist,
um das Differenzialausgangssignal auszugeben,
jeder Widerstand des senderseitigen Paars Abschlusswiderstände mit jeweils einer Drainseite des
Transistorpaars, das das Differenzialpaar bildet, verbunden ist, und
die
senderseitige
Abschlusswiderstand-Verbindungssteuerung eine Schaltschaltung und eine
Klemmschaltung aufweist, wobei die Schaltschaltung
im Ruhezustand ein der senderseitigen Abschlusswiderstände von dem senderseitigen Signalsender abschaltet und die Klemmschaltung die Gatespannung
des Transistors, der mit dem anderen senderseitigen
Abschlusswiderstand verbunden ist, so klemmt, dass
der Transistor abschaltet.
3. Differenzialempfänger mit:
einem Paar Eingangsanschlüssen;
einem empfangsseitigen Signalsender, der ein Logiksignal, das durch Symbole der vom Paar Eingangsanschlüssen eingegebenen Differenzialsignale bestimmt ist, ausgibt;
einem Paar empfangsseitiger Abschlusswiderstände, die jeweils zwischen dem Paar Eingangsanschlüssen und dem empfangsseitigen Signalsender
parallel geschaltet sind;
einer empfangsseitigen Abschlusswiderstands-Verbindungssteuerung, die das Paar empfangsseitiger
Abschlusswiderstände von dem empfangsseitigen
Signalsender abschalten kann; und
einem Betriebzustandsdetektor, der einen Ruhezustand detektiert, wenn er detektiert, dass die Zeit,
welche aufeinanderfolgend ein vorbestimmter Logikwert durch den empfangsseitigen Signalsender ausgegeben worden ist, eine vorbestimmte Zeit erreicht,
und die empfangsseitige Abschlusswiderstands-Verbindungssteuerung so steuert, dass das Paar der
empfangsseitigen Abschlusswiderstände von dem
4. Differenzialempfänger nach Anspruch 3, wobei
der Betriebszustandsdetektor eine Zeitgeberschaltung aufweist, die die Zeit zählt, in welcher der vorbestimmte Logikwert fortlaufend vorhanden war.
5. Differenzialempfänger nach Anspruch 3, wobei
der Betriebszustandsdetektor eine durch die Flanke
getriggerte Flip-Flop-Schaltung aufweist, die eine Änderung des Ausgangs des empfangsseitigen Signalsenders von dem vorbestimmten Logikwert auf einen
anderen Logikwert erfasst, und der Differenzialempfänger
die
empfangsseitige
Abschlusswiderstands-Verbindungssteuerung so steuert, dass das
Paar der empfangsseitigen Abschlusswiderstände
bei
Erfassen
einer
Änderung
durch
die
Flip-Flop-Schaltung mit dem empfangsseitigen Signalsender verbindet.
6. Differenzialempfänger nach Anspruch 4, wobei
der Betriebszustandsdetektor eine durch die Flanke
getriggerte Flip-Flop-Schaltung aufweist, die eine Änderung des Ausgangs des empfangsseitigen Signalsenders von einem vorbestimmten Logikwert auf einen anderen Logikwert erfasst, und der Differenzialempfänger die empfangsseitige Abschlusswiderstands-Verbindungssteuerung so steuert, dass das
Paar der empfangsseitigen Abschlusswiderstände
bei Erfassen der Änderung durch die Flip-Flop-Schaltung mit dem empfangsseitigen Signalsender verbunden wird.
7. Signalsender mit einem Differenzialsender und
einem Differenzialempfänger, wobei der Differenzialsender aufweist:
einen senderseitigen Signalsender, der in Übereinstimmung mit eingegebenen Differenzialeingangssignalen Differenzialausgangssignale ausgibt;
ein Paar Ausgangsanschlüsse, die die von dem senderseitigen Signalsender ausgegebenen Differenzialausgangssignale an den Differenzialempfänger
ausgibt;
ein Paar senderseitige Abschlusswiderstände, die jeweils zwischen den senderseitigen Signalsender und
das Paar Ausgangsanschlüsse parallel geschaltet
sind; und
eine senderseitige Abschlusswiderstands-Verbindungssteuerung, die das Paar senderseitiger Abschlusswiderstände von dem senderseitigen Signalsender im Ruhezustand abschaltet, während fixierte
Logikdaten als Differenzialeingangssignale eingegeben werden, und
der Differenzialempfänger aufweist:
ein Paar Eingangsanschlüsse, an welchen die Differenzialausgangssignale vom Differenzialsender eingegeben werden;
einen empfangsseitigen Signalsender, der ein Logiksignal, welches durch Symbole der von dem Paar
13/23
DE 10 2008 038 508 A1
Eingangsanschlüssen eingegebenen Differenzialausgangssignalen bestimmt ist;
ein Paar empfangsseitige Abschlusswiderstände, die
jeweils zwischen das Paar Eingangsanschlüsse und
den empfangsseitigen Signalsender parallel geschaltet sind;
eine empfangsseitige Abschlusswiderstands-Verbindungssteuerung, die das Paar empfangsseitiger Abschlusswiderstände von dem empfangsseitigen Signalsender abschalten kann; und
einen Betriebszustandsdetektor, der einen Ruhezustand erfasst, indem er erfasst, dass diejenige Zeit,
welche fortlaufend ein vorbestimmter Logikwert von
dem empfangsseitigen Signalsender ausgegeben
worden ist, eine vorbestimmte Zeit erreicht, und die
empfangsseitige
Abschlusswiderstands-Verbindungssteuerung so steuert, dass das Paar empfangsseitiger Abschlusswiderstände von dem empfangsseitigen Signalsender bei Erfassen des Ruhezustands abgeschaltet wird.
2009.04.09
standsdetektion zum Ausgeben eines Signals für die
Ruhezustandsdetektion bei einem Zustand, bei dem
jedes Logiksignal, welches von jedem Differenzialempfänger jedes Signalsendewegs denselben vorbestimmten Logikwert ausgibt; und
eine empfangsseitige Abschlusswiderstands-Abschaltsteuerung, die den Ruhezustand erfasst, indem die Signalausgangsschaltung für die Ruhezustandsdetektion erfasst, dass die Zeit, in der aufeinanderfolgend das Signal für die Ruhezustandsdetektion eine vorbestimmte Zeit erreicht hat, und Steuern
der Schaltsteuerung des Differenzialempfängers in
jedem Signalübertragungsweg, um das Paar empfangsseitiger Abschlusswiderstände von dem empfangsseitigen Signalsender bei Erfassen des Ruhezustands abzuschalten.
8. Signalsendesystem mit einer Anzahl von Signalsendewegen und einem Ruhezustandsdetektor,
wobei
der Signalsendeweg einen Differenzialsender und einen Differenzialempfänger enthält, und
der Differenzialsender aufweist:
einen senderseitigen Signalsender, der in Übereinstimmung mit eingegebenen Differenzialeingangssignalen Differenzialausgangssignale ausgibt;
ein Paar Ausgangsanschlüsse, die die Differenzialausgangssignale von dem senderseitigen Signalsender an den Differenzialempfänger ausgeben;
ein Paar senderseitige Abschlusswiderstände, die jeweils zwischen dem senderseitigen Signalsender
und dem Paar Ausgangsanschlüssen parallel geschaltet sind; und
eine senderseitige Abschlusswiderstands-Verbindungssteuerung, die das Paar senderseitiger Abschlusswiderstände von dem senderseitigen Signalsender in einem Ruhezustand abschaltet, während fixierte Logikdaten als Differenzialeingangssignale
eingegeben werden, und
der Differenzialempfänger aufweist:
ein Paar Eingangsanschlüsse, an welchen die Differenzialausgangssignale von dem Differenzialsender
eingegeben werden;
einen empfangsseitigen Signalsender, der ein Logiksignal ausgibt, das durch Symbole der von dem Paar
Eingangsanschlüssen eingegebenen Differenzialausgangssignalen bestimmt ist;
ein Paar empfangsseitige Abschlusswiderstände, die
jeweils zwischen das Paar Eingangsanschlüsse und
den empfangsseitigen Signalsender parallel geschaltet sind; und
eine Schaltsteuerung, die das Paar empfangsseitiger
Abschlusswiderstände von dem empfangsseitigen
Signalsender abschalten kann, und der Leerlaufdetektor aufweist:
eine Signalausgangsschaltung für die Ruhezu-
14/23
Es folgen 9 Blatt Zeichnungen
DE 10 2008 038 508 A1
2009.04.09
Anhängende Zeichnungen
15/23
DE 10 2008 038 508 A1
16/23
2009.04.09
DE 10 2008 038 508 A1
17/23
2009.04.09
DE 10 2008 038 508 A1
18/23
2009.04.09
DE 10 2008 038 508 A1
19/23
2009.04.09
DE 10 2008 038 508 A1
20/23
2009.04.09
DE 10 2008 038 508 A1
21/23
2009.04.09
DE 10 2008 038 508 A1
22/23
2009.04.09
DE 10 2008 038 508 A1
23/23
2009.04.09