Vollständigen Artikel als PDF herunterladen

CAE/CAD
Leiterplattendesign
Leiterplattendesign-Software,
immer in Bewegung
Hans Jaschinski, Redaktion elektronik industrie
Leiterplattendesign-Software muss heute mit den ständig größer werdenden FPGAs fertig werden können. Auch ist
Teamwork beim Leiterplattendesign gefragt. Um hier die Übersicht nicht zu verlieren, entwickeln die Hersteller immer
neue Hilfsmittel die die Entwicklungsarbeit vereinfachen.
H
eutige große FPGAs sind
bei Pinausgangszahlen von
mehr als 1 500 angelangt,
was es physikalisch unmöglich
macht, herkömmliche Techniken
zur Symbolerzeugung und zur Verwaltung einzusetzen. Die Symbole
für diese großen Bausteine sind zu
groß für einen Ausdruck auf
selbst den größten Zeichenblättern. Außerdem verletzen sie häufig die innerbetrieblichen Zeichenvorschriften.
Mit Hilfe von FPGA BoardLink des
Herstellers Mentor Graphics lassen
sich diese großen Bausteine im
Schaltplan darstellen, indem man
sie in kleinere, besser zu verarbeitende Symbole partitioniert oder
aufbricht. Symbolaufteilung wird
durch eine tisch-getriebene Methode auf
der Basis Baustein-für-Baustein geboten, die
kundenspezifische Symbolgenerierung ermöglicht.
Die Bruchteile lassen sich nach ihrer Funktion oder den Grenzen des PCB-Designteams
gruppieren. Danach werden die Teilstücke
automatisch vereint und auf dem FPGAGehäuse zum Zwecke des PCB-Layouts und
der Simulation abgebildet.
Im Verlaufe der Geschwindigkeitsoptimierung oder von Logikänderungen machen
Modifizierungen der FPGA-Pinzuordnung
häufig zeitraubende manuelle SchaltplanUpdates und ein PCB-Re-Routing erforderlich. Normalerweise ändern sich die Pinzuordnungen drei- bis fünfmal pro Entwurfszyklus.
Jede Änderung des Pinouts hat bisher Tage
gekostet, um den PCB- und FPGA-Entwurfsprozess neu zu synchronisieren. FPGA
BoardLink schließt die Entwurfsprozessschleife durch automatisches Update der
Pinout-Zuordnungen für jedes Symbol oder
jedes Teilstück auf Grundlage der jeweils
jüngsten Place-and-Route-Ergebnisse des
FPGA-Anbieters ab.
Das FPGA BoardLink-Tool wird Mentors
PCB-Designlösungskunden kostenlos angeboten. Die in Mentors Board Station, Expedition und FPGA Advantage integrierte
FPGA BoardLink-Lösung unterstützt darü-
40
ber hinaus Tools folgender Anbieter: Xilinx
ISE Alliance, Altera Quartus und MaxPlus II
sowie Actel Designer. Die Integration in DxDesigner ist für dieses Quartal geplant.
www.mentor.com/germany
Mentor Graphics
406
Team-Design
Mit TeamPCB verfügt Mentor Graphics über
ein Tool mit dem es mehreren Entwicklungsteams ermöglicht wird, parallel an einem Design zu arbeiten. Es ist kompatibel mit den Mentor Graphics-Layout-Tools
Expedition PCB, Board Station RE und SFX
RE.
Herkömmliche Methoden des Team-Designs
und des Concurrent-Designs beruhen auf
logischer Aufteilung (Partitionierung) oder
Design-Reuse-Blöcken, die häufig das fehleranfällige Editieren von ASCII-Dateien und
Datenbanken mit sich brachten. TeamPCB
vermeidet viele der mit anderen Teamdesignprozessen verbundenen Probleme
durch eine automatisierte Entwurfsmethodik, die sämtliche Bearbeitungen verwaltet
und die durchgehende Synchronisierung
der Designdateien gewährleistet.
Ehe der Entwurf partitioniert wird,
kann jede gewünschte Anzahl reservierter Flächen auf die Platine gezeichnet werden. Jeder reservierte
Bereich muss einen Namen erhalten
(zum Beispiel Design-Funktionalität
oder den Namen eines Entwicklers),
ehe in einer Master-Designdatenbank Unterverzeichnisse angelegt
werden.
Anschließend wird die Platine in
verschiedene Teilbereiche aufgegliedert. Jeder Teilbereich enthält
noch vor der Aufteilung die Daten
vom Gesamt-Masterentwurf, doch
können von diesem Teilbereich aus
nur Elemente innerhalb des betreffenden Teilbereichs editiert werden.
Innerhalb der TeamPCB-Teilbereiche
lassen sich Komponenten platzieren. Zusätzlich enthält TeamPCB interaktive und
automatische Route-Editierfähigkeiten, mit
deren Hilfe die Designer ihre Teilbereiche
unabhängig vervollständigen und die volle
Zeitersparnis des parallel laufenden Entwurfsprozesses erhalten können. Jeder Designer kann innerhalb eines zugeordneten
Teilbereichs und bis zur Kante zu den benachbarten Teilbereichen editieren.
Werden die Teilbereiche wiedervereinigt,
stellt der automatische Router die Leiterbahnen entsprechend den in der MasterDesigndatenbank eingerichteten Entwurfsregeln fertig. Das Masterdesign kann vor
der Aufteilung durch Führungs-Pins (virtuelle Punkte im Raum, durch die die Netze
durchrouten) ergänzt werden; sie dienen
zur Führung und Optimierung des Routens
bis zur Kante von sowie zwischen reservierten Bereichen.
www.mentor.com/teampcb.
Mentor Graphics
407
OrCAD Version 10.0
Cadence ist bei der Nummerierung von
OrCAD jetzt bei der Version 10.0 angekom-
elektronik industrie 11-2003
CAE/CAD
Leiterplattendesign
men. Sie enthält neue Funktionen, erweiterte Technologien und einen verbesserte
Tool-Integration. Außerdem werden neuen
Suite-Lösungen angeboten.
Durch die Einführung von drei neuen Konfigurationen ist die Version 10.0 nun sowohl
für die spezifischen Designaufgaben von
Leiterplatten-Entwicklern, als auch von
Elektroingenieuren geeignet:
WOrCAD Unison EE besteht aus OrCAD
Capture zur Designeingabe und PSpice
A/D für die analoge und Mixed-Signal-Simulation;
WOrCAD Unison PCB beinhaltet OrCAD
Capture zur Designeingabe, OrCAD Layout für das Place&Route bei Leiterplatten
und Specctra als OrCAD Autorouter;
WOrCAD Unison Ultra führt den Entwickler
durch das gesamte Design, von der
Schaltplaneingabe und Simulation, bis
hin zum Board-Layout und Routing.
Außerdem wurde von Cadence eine vollständige, skalierbare und kostengünstige
Leiterplattendesign-Software für das Betriebssystem Linux auf die Beine gestellt. Es
ist ein vollständiges Front-to-Back IC Package und PCB Design-Software als Teil der
Version 15.1 des IC Package und der PCBDesign-Umgebung für den Einsatz unter
Linux.
PCB Design Studio ist eine skalierbare Design-Suite, die speziell im Hinblick auf die
Kosten und die Leistungsanforderungen eines Entwicklungsteams ausgerichtet ist.
Auch die Cadence PCB Design Expert Linie
wird unter Linux verfügbar sein.
elektronik industrie 11-2003
Das vollständige Cadence 15.1 IC Packaging und die PCB-Designumgebung, einschließlich der Produktlinien PCB Design
Studio und Design Expert, sollen weltweit
Ende dieses Quartals verfügbar sein und
Linux, Windows XP Pro, Windows 2000,
HP UX, IBM AIX sowie Sun Solaris-Plattformen unterstützen.
www.Cadence.com
Cadence
408
Routing in Cadstar
verbessert
Cadstar ist eine auf Windows basierende
Lösung für den Leiterplattenentwurf, die
Funktionen wie die schematische Erfassung,
die Platzierung, das Routing, die Erstellung
von Bibliotheken und deren Management,
die Analyse der Signalintegrität und des
EMV-Verhaltens und die Erzeugung von
Herstellungsdaten umfasst.
Der Hersteller Zuken hat ein neues Portfolio
an Cadstar-Paketen zusammengestellt, mit
dem Leiterplatten-Layouter Zugang zu bestehender Routing-Technik der High-EndKlasse, dem P.R.Editor XR 2000 und dem
P.R.Editor XR 5000 erhalten. Das BundlingPortfolio umfasst eine breite Palette an
Funktionen und ist für jedes Anwenderniveau geeignet.
In jedem Cadstar-Paket ist P.R. Editor XR
2000 enthalten, ein Router für Leiterplatten
mit 4, 6 oder einer unbegrenzten Anzahl
von Lagen. Leiterplatten-Designer können
durch die Kombination aus manuellem,
automatischem und interaktivem gitterfreien Routing schneller ihre Ziele erreichen.
Die Flexibilität hat zur Folge, dass Unternehmen, die Leiterplatten mit nur wenigen Lagen entwickeln, Zugang zu fortschrittlichen Routing-Tool erhalten. Ein
Schlüsselmerkmal für die Produktivitätssteigerung ist die Funktion Activ-45. Sie ermöglicht mit einem einzigen Maus-Klick eine fehlerfreie, automatische Fertigstellung
des interaktiven Routings.
Für den Fall, dass Komponenten platziert
oder verschoben werden, enthalten die P.R.
Editor XR Produkte außerdem leistungsfähige Beiseite-Schieb- und Rücksprungfunktionen, die Fehler durch sich überschneidende Komponenten eliminieren.
Das Software-Paket enthält Techologien
wie z. B. Internet-Bibliotheken mit mehr als
100 000 Komponenten, ein 3D-DesignTool, automatisches HochgeschwindigkeitsRouting, ein Variantenmanagementsystem
und Lösungen für die Signalintegrität.
Die Cadstar-Pakete werden in vier verschiedenen Varianten angeboten: Bronze,
Silber, Platin und Diamant. Sie unterscheiden sich in der Anzahl der erforderlichen elektrischen Routing-Lagen. Alle Pakete enthalten Bibliotheks-, Erfassungs-,
Layout- und interaktive Routing-Funktionen.
www.cadstarworld.com
Zuken
409
41