Übung 1: ADC-DAC HW

ZHAW, DSV1, 2011, 1
Übung 1: ADC-DAC HW-Versuch
In diesem Praktikum können verschiedene Eigenschaften der AD-DA-Umsetzung an einem
HW-Board messtechnisch erfasst und theoretisch nachvollzogen werden.
In Abbildung 1 ist das Blockdiagramm des HW-Aufbaus dargestellt. Das detaillierte Schema
des HW-Boards befindet sich im Anhang. Das analoge Signal x(t) wird im Analog-DigitalWandler (ADC) in ein digitales Signal umgewandelt und im Digital-Analog-Wandler (DAC)
wieder in ein analoges Signal zurückgewandelt.
int/ext clk
MSB
TPFilter
FuGe (TTi)
AntiAliasing
(aktiv: JP zu)
12
ADC
LSB
AD9220
(12-Bit)
DAC
TPFilter
AD9752
AntiImaging
(aktiv: JP zu)
1
DIPSchalter
Oszilloskop
CH2
FFT-Analyzer
CH1
Abbildung 1: Blockdiagramm des HW-Aufbaus.
Aufgabenstellung
1. Nehmen Sie das HW-Board in Betrieb.
Schliessen Sie die Spannungsversorgung ans Board an (GND, +5 …10V).
Setzen Sie zu Beginn die Jumper auf dem Board wie folgt: CLK_INT, VREF_INT,
VIN_OFFSET, Anti-Imaging Jumper offen, Anti-Aliasing Jumper offen (inaktiv).
Schalten Sie alle 12 DIP-Schalter ON.
Schliessen Sie den Signal-Ausgang des Funktionsgenerators an den Eingang VIN des
Boards und an den Kanal 1 (CH1) des Oszilloskops an.
Schliessen Sie den Ausgang VOUT an den Kanal 2 (CH2) des Oszilloskops an.
Studieren Sie noch kurz die Datenblätter (via Internet).
2. Erzeugen Sie mit dem Funktionsgenerator ein Sinus-Signal x(t) mit f0=10…50 kHz
und 2.0 Vpp (Aussteuerbereich ca. 2.5 Vpp).
Sehen Sie das Ein- und das Ausgangssignal auf dem Oszilloskop an.
Das Ausgangssignal ist zeit- und wert-diskret. Wie erklärt sich die Zeitverzögerung vom
Ein- zum Ausgang? Weshalb werden immer wieder andere Werte ausgegeben?
ZHAW, DSV1, 2011, 2
3. Bestimmen Sie die Sampling-Zeit Ts und berechnen Sie die Sampling-Frequenz fs.
Wenn Sie die Oszilloskop-Anzeige einfrieren, können Sie die Effekte in Ruhe studieren.
4. Erzeugen Sie mit dem Funktionsgenerator ein Sinus-Signal x(t) mit ca. f0 = 1 kHz
und 2.0 Vpp.
Schalten Sie nun nacheinander die DIP-Schalter zwischen ADC und DAC aus (OFF),
beginnend mit dem LSB.
Sehen Sie sich die Veränderung des Signals am Ausgang an. Erklären Sie das
Phänomen. Betrachten Sie auch einmal nur den Nulldurchgang des Ausgangssignals.
Schalten Sie alle 12 DIP-Schalter wieder auf ON.
5. Erzeugen Sie mit dem Funktionsgenerator ein Sinus-Signal x(t) mit f0 = 100 kHz
und 2.0 Vpp.
Sehen Sie sich das Spektrum des Ausgangssignals an. Notieren Sie sich die Originalund die Image-Frequenzen im Frequenzbereich von 0 bis 5 MHz.
Wo liegen die Vielfachen der Abtast-Frequenz fs?
Wie sieht das Amplitudenspektrum des ZOH-Filters (im DAC) aus? Wo sind die
Nullstellen?
6. Schalten Sie nun nacheinander die DIP-Schalter zwischen ADC und DAC aus (OFF),
beginnend mit dem LSB.
Sehen Sie sich die Veränderung des Ausgangssignals im Frequenzbereich an.
Erklären Sie das Phänomen.
Bestimmen Sie jeweils den SFDR (spurious free dynamic range) im Bereich 0 .. fs/2
und vergewissern Sie sich, dass der SFDR wie das SNR mit ca. 6 dB pro Bit mehr
Auflösung wächst.
Bemerkung: Die SFDR-Verbesserung ist nur für die ersten 8 MSBs sichtbar, weil
das Oszilloskop nur eine Auflösung von 8 Bit hat.
Schalten Sie alle 12 DIP-Schalter wieder auf ON.
7. Schliessen Sie mit dem Jumper am DAC-Ausgang das RC-Tiefpass- bzw. das AntiImaging-Filter an. Die Grenzfrequenz beträgt fg = 100 kHz (R = 50Ω, C = 33nF).
Wie sehen das Zeitsignal und das Spektrum am Ausgang aus?
8. Erhöhen Sie die Frequenz des Sinus-Signals auf 900 kHz.
Wie sieht das Signal am Ausgang verglichen mit jenem am Eingang im Zeitbereich aus
(Einzelbild einfrieren und ev. horizontale Skala anpassen)?
Wie sieht das Signal im Frequenzbereich aus (welches ist die stärkste Frequenzlinie)?
ZHAW, DSV1, 2011, 3
9. Schliessen Sie mit dem Jumper vor dem ADC-Eingang das RC-Tiefpass- bzw. das AntiAliasing-Filter an. Die Grenzfrequenz beträgt fg = 50 kHz.
Wie sehen Zeitsignal und Spektrum am DAC-Ausgang nun aus?
10. Senken Sie die Frequenz auf ca. 100 kHz.
Macht es für diese Frequenz einen Unterschied, ob das Filter am Eingang eingeschaltet
ist oder nicht?
11. Ein ADC hat 3 Eingänge, nämlich einen Eingang für das analoge Signal sowie je einen
Eingang für die Referenzspannung und den Clock.
Wozu dient der Referenzspannungs-Eingang beim ADC?
Wozu dient der Clock-Eingang beim ADC? Welchen Einfluss hat der Clock-Jitter auf die
Performance?
12. Erzeugen Sie mit dem Funktionsgenerator ein Sinus-Signal x(t) mit f0 = 100 kHz
und 2.0 Vpp.
Setzen Sie den Jumper CLK_EXT und öffnen Sie die Jumper für Anti-Imaging und
Anti-Aliasing wieder.
Speisen Sie mit einem 2. FuGe ein 1 MHz TTL-Signal am Clock-Eingang ein und
betrachten Sie das Ausgangssignal sowie das zugehörige Spektrum.
Reduzieren Sie dann die Abtastfrequenz stufenweise von 1 MHz auf 100 kHz.
ZHAW, DSV1, 2011, 4