PC-BUSSE Weitere Top-Infos unter ITWissen.info 1

Transcription

PC-BUSSE
1
Weitere Top-Infos unter ITWissen.info
PC-BUSSE
Inhalt
Impressum:
Herausgeber: Klaus Lipinski
Dioden
Copyrigt 2009
DATACOM-Buchverlag GmbH
84378 Dietersburg
Alle Rechte vorbehalten.
Keine Haftung für die angegebenen
Informationen. Das E-Book ist
urheberrechtlich geschützt und darf nicht
auf fremden Websites ins Internet oder
in Intranets gestellt werden.
3GIO, third generation I/O
ADB, Apple desktop bus
Adressbus
AGP, accelerated
graphics port
AMBA, advanced
microcontroller bus architecture
AMS, advanced
microcumputer system
AT, advanced technology
Backplane, BP
Bus
CCS, common command set
CompactPCI
CompactPCI Plus
CompactPCI-Express
D-Bus
Datenbus
DDC, display data channel
EISA, extended industry
standard architecture
ePCI-X, embedded PCI-X
FSB, frontside bus
GPIB, general purpose
interface bus
HyperTransport
I/O, input/output bus
I2C, inter integrated
circuit bus
I2O, intelligent I/O
IEC-Bus
IndustrialPCI, IPCI
ISA, industry standard
architecture
Local Bus
LPC, low pin count
LVD, low voltage differential
MCA, microchannel
architecture
MediaLB, media local bus
Mini-PCI-Bus
NuBus
PC-Bus
PC-Card-Bus
PCI, peripheral component
interconnect
PCI-Express
PCI-X, PCI extended
PICMG, PCI industrial computer
manufacturers group
PIO, programmed input output
Power-Management-Bus
RapidIO, rapid input output
SBus
SCCB, serial camera
control bus
SCSI, small computer
system interface
Produziert von Media-Schmid
www.media-schmid.de
Exit
2
SCSI-1
SCSI-2
SCSI-3
SCSI-Adresse
SCSI-Kabel
SCSI-Protokoll
Seagate technology, ST
SMBus
Speicherbus
SPI, SCSI parallel interface
SST, simple serial transport
StarFabric
Steuerbus
Systembus
TMDS, transition minimized
differential signalling
UDMA, ultra-DMA
ultra SCSI, USCSI
UPA, ultra port architecture
VITA, VMEbus international
trade association
VLB, VESA local bus
VME, versa module europa
Wide-SCSI
Z-One-Bus
PC-BUSSE
3GIO, third generation I/O
ADB, Apple desktop bus
Das im Apple Macintosh benutzte serielle Bussystem, der Apple Desktop Bus (ADB), wird für die
Kommunikation mit einfachen Peripheriegeräten wie Maus, Tastatur, Lichtgriffel, Grafiktablett usw. benutzt. Es
können bis zu 16 Peripheriegeräte adressiert werden. Der ADB-Bus hat zwei Ports, kann aber durch DaisyChaining mehr als zwei Geräte ansteuern.
Adressbus
address bus
Der Adressbus ist Teil des Systembusses von Computern. Über ihn werden die Rechenaufgaben
transportiert und die Positionen im Arbeitsspeicher adressiert. Die Breite des Adressbusses bzw. die Anzahl
der Adressleitungen bestimmen die Adressierungsmöglichkeiten. Bei einer Adressbreite von 20 Bit, wie bei
den ersten CPUs der Serie 80x86, ergibt sich ein Adressierungsumfang von 1 Million Adressen, was einem
Speicherbereich von 1 Megabyte (MB) entspricht. Bei einer Adressbreite von 24 Bit erhöht sich der
Adressierungsbereich auf 16 Millionen, respektive 16 MB Speicher, und bei einer Breite von 32 Bit, wie beim
Pentium Pro, können 4 x 10exp9 Adressen angesprochen werden. Das entspricht einem Speichervolumen
von 4 Gigabyte (GB) Speicher. Und bei 64 Bit Adressbusbreite bestehen über 10exp18
Adressierungsmöglichkeiten.
AGP, accelerated
graphics port
AGP-Bus
PCI- und AGP-Slots
Exit
Third Generation I/O (3GIO) beschreibt die Weiterentwicklung des PCI-Busses. Es handelt sich dabei um
den PCI-Express, der im Vollausbau bei Bündelung der 32 Links Transferkapazitäten von bis zu 2 x 8 GB/s
erreicht.
Index
3
Accelerated Graphics Port (AGP) ist ein I/O-Bus für einen beschleunigten Grafikanschluss. Dabei werden die
Grafikdaten direkt vom Grafikprozessor (GPU) bearbeitet, wodurch die Zentraleinheit (CPU) entlastet und die
Performance verbessert wird.
Der AGP-Bus ist ein separater, unabhängiger Grafikbus, der
an den Chipsatz angeschlossen ist. Die Grafikdaten werden
direkt zur Grafikkarte und damit zum Grafikprozessor
übertragen, der den Arbeitsspeicher mit seinen Daten
belegen kann. Durch das Auslagern von Grafikdaten in den
Arbeitsspeicher, kann der Grafikspeicher für
rechenaufwändige Vorgänge benutzt werden.
Der AGP-Bus war in seiner Grundkonzeption (AGP 1x) auf
eine Taktrate von 66 MHz ausgelegt und hatte damit bei
einem 32-Bit-Bus eine maximale Datentransferrate von 266
MB/s. Die Signalspannung betrug 3,3 V. In der Version AGP
2x, einem 2-fach-Modus (AGP 2x), werden die steigende und
fallende Flanke des Taktsignals für den Datentransfer
verwendet. Die dadurch resultierende Datentransferrate liegt
damit bei max. 532 MB/s. Die Signalspannung durfte dabei
1,5 V oder 3,3 V betragen. Im 4-fach-Modus (AGP 4x)
werden bei jedem Takt vier Datenwörter übertragen, wodurch
PC-BUSSE
AGP-Modi und deren Datenraten
AMBA, advanced
microcontroller bus architecture
Exit
eine resultierende Datenrate von 1,06 GB/s erreichbar wären. Und im 8-fach Modus, in dem pro Takt 8
Datenwörter übertragen werden sind theoretisch sogar 2,1 GB/s möglich. Die Signalspannung beträgt bei
AGP 4x 1,5 V.
Mit einer Erhöhung der Taktrate auf 100 MHz sind im 4-fach Modus Datenraten von 1,6 GB/s möglich.
AGP-8x-Karten benötigen nur noch 0,8 V Signalspannung, können aber auch mit 1,5 V betrieben werden.
Daneben gibt es noch AGP-Pro-Karten, die etwas länger sind und Platz für ein paar zusätzliche
Stromversorgungspins bieten.
AGP dient ausschließlich dem Transfer von Grafikdaten. Er hat zusätzliche Signalleitungen um das Pipelining
zu steuern. Beim AGP-Bus kann ein neuer Datentransfer bereits eingeleitet werden, bevor der vorherige
Datentransfer abgeschlossen ist. Auch dies dient der Beschleunigung der Grafikbearbeitung.
Da die Datentransferraten beim AGP-Bus extrem hoch sind, ist der Einsatz von SDRAMs oder RDRAMs
erforderlich.
Für die Verbindung der einzelnen Funktionseinheiten eines System-on-Chip (SOC) wurde die Advanced
Microcontroller Bus Architecture (AMBA) entwickelt. Die AMBA-Architektur arbeitet mit drei Bussen: dem
Advanced High-performance Bus (AHB), dem Advanced System Bus (ASB) für leistungsstarke
Systemkomponenten und dem Advanced Peripheral Bus (APB) für periphere Komponenten mit geringem
Leistungsverbrauch.
Bei dem AHB-Bus handelt es sich um einen Hochgeschwindigkeitsbus, der mehrere Master-Stationen und
eine große Busbreite von 64/128 Bit unterstützt. Die Transaktionsmechanismen sind auf wenige Takte
beschränkt.
AMS, advanced
microcumputer system
AMS-Bus
Advanced Microcumputer System (AMS) ist ein offenes, multiprozessorfähiges 16-Bit-Bussystem, das von
der IEC unter der Bezeichnung IEC 796 standardisiert wurde.
Der AMS-Bus besteht aus einem Systembus, dem lokalen Erweiterungsbus, der durch einen SMP-Bus oder
durch einen AT96-Bus gebildet wird, und einem PCI-Bus. Er unterstützt in mechanischer Hinsicht das
Doppeleuropa-Kartenformat.
Die Multimaster-Struktur des AMS-Busses erlaubt den Aufbau logisch strukturierbarer, prozessorientierter
Subsysteme, wobei der SMP-Bus als Ein-/Ausgabebusses fungiert. Über den AMS-Bus können bis zu 16
Zentralbaugruppen betrieben werden, wobei die Zugangsberechtigung auf den AMS-Bus über Prioritäten
durch einen so genannten Bus-Arbiter gesteuert wird.
Der AMS-Bus besteht aus getrennten, asynchron arbeitenden Daten- und Adressbussen. Der Datenbus hat
eine Busbreite von 16 Bit. Der Adressierungsbereich an Speicheradressen beträgt 16 MB, an E/A-Adressen
64 KB.
AT, advanced technology
Hinter der Bezeichnung Advanced Technology (AT) verbergen sich ein Bussystem für einen PC-Bus und ein
Formfaktor für das Motherboard.
Bei dem AT-Bus handelt es sich um ein Bussystem für Personal Computer (PC) mit fortgeschrittener Technik
(Advanced Technology), das dem XT-Bus folgte. Diese Personal Computer basierten auf den Intel-
Index
4
PC-BUSSE
Prozessoren 80286, 80386 und 80486.
Der AT-Bus arbeitet mit Taktfrequenzen von 8 MHz, 10 MHz und 12,5 MHz. Die Datentransferrate beträgt bei
8 MHz 5 Mbit/s. Bei den AT-Steckplätzen handelt sich um einen 16-Bit-Busslot mit 62 Kontakten.
Vom Formfaktor her betrachtet handelt es sich bei der AT-Hauptplatine um eine veraltete Platine mit einem
Tastaturanschluss. Alle anderen Schnittstellen müssen über Erweiterungskarten nachgerüstet werden.
Neuere Hauptplatinen mit dem AT-Formfaktor haben verfügen bereits über weitere Schnittstellen.
Backplane, BP
Bus
Exit
Index
5
Backplane (BP) bezeichnet einen internen Bus einer Rechenanlage, eines Systems oder eines IndustrieComputers, der die Möglichkeit freizügiger Konfiguration mit einsteckbaren Zusatzmodulen bietet. Im
Rahmen der Kommunikationstechnik vor allem bei großen Hubs, Routern, Switches oder Super-Servern
verwendet.
Ein Backplane implementiert die logische und physische Zusammenschaltung der Einsteckplatinen,
Einplatinen-Computer, Trägerplatinen oder Funktions-Boards oder anderer Funktionseinheiten zu einem
Gesamtsystem. Das Backplane muss von der Übertragungskapazität eine Bandbreite zur Verfügung stellen,
die der Summe aller Portbandbreiten entspricht. Hat beispielsweise ein Fast-Ethernet-Switch 10 Ports, dann
ergibt sich daraus eine Bandbreite für das Backplane von 1 Gbit/s. Typische Bussysteme für Backplanes
sind der VME-Bus, PCI-Bus, Compact-PCI usw.
Ein Backplane kann unter Anwendungsaspekten in mehrere unterschiedliche Bussysteme aufgeteilt werden.
Die aufwändigste Lösung ist, für jede der implementierten Technologien einen eigenen Backplane
vorzusehen. Bei Super-Servern verteilt der Backplane die vielfältigen ankommenden Service-Anfragen auf
die Menge der Anwendungs- und Datei-Server.
In einem passiven Backplane-Konzept werden die einzelnen Komponenten durch einen vollkommen
passiven Bus miteinander verbunden. Auf der Backplane befinden sich keine aktiven Komponenten. Dieser
Design-Ansatz hat den Vorteil, dass die Backplane eine hohe Ausfallsicherheit gewährleistet. Die passive
Backplane wird durch ein separates Controller-Modul gesteuert.
Busse sind Verbindungssysteme für elektronische und elektrische Komponenten.
Von der Topologie her handelt es sich bei einem Bus immer um ein physikalisches Medium, an das die
einzelnen Komponenten angeschlossen sind und das an beiden Enden abgeschlossen ist. Die Übertragung
auf einem Bus kann byteseriell oder byteparallel erfolgen, wie beim PC-Bus, oder bitseriell, wie bei
Netzwerken in Bustopologie oder beim Feldbus.
Ein PC-Bus ist das Verbindungssystem, das aus mehreren parallelen Leitungen besteht und über den alle
Rechnerkomponenten wie die CPU, der I/O-Controller, Arbeitsspeicher, die Festplatten usw. miteinander
kommunizieren können.
Es handelt sich dabei um eine Schnittstelle zur bitparallelen Übertragung der Daten zwischen Mikroprozessor,
Speicher, Grafikkarten, Kommunikationseinrichtungen und Schnittstellen für Peripheriegeräte. Über einen Bus
werden Adress-, Daten-, Steuer- und Versorgungsleitungen geführt. Die Breite des Datenbusses ist durch
das Konzept und den verwendeten Mikroprozessor bestimmt. In Personal Computern (PC) benutzte
Buskonzepte sind u.a. der ISA-Bus, der PCI-Bus und der AGP-Bus.
PC-BUSSE
Die verschiedenen Bustechnologien
vom Prozessorbus bis zum LAN
In Personal Computern gibt es zwei grundsätzlich unterschiedliche Bussysteme: den Systembus und den I/
O-Bus.
CCS, common command set
CompactPCI
CPCI, compact PCI
CompactPCI-Steckverbinder,
7-reihig mit jeweils
47 Kontaktstiften
Exit
Index
6
Der Common Command Set (CCS) ist der standardisierte Befehlssatz für SCSI. Er wurde bei der
Entwicklung von SCSI-1 in einem Arbeitspapier festgelegt, da zu diesem Zeitpunkt bereits SCSI-Lösungen
mit proprietären Befehlssätzen auf dem Markt waren.
CompactPCI (CPCI) ist die 1995 in den USA eingeführte und von der PICMG standardisierte industrielle
Version des parallelen PCI-Busses.
Der CompactPCI-Bus ist ein hochleistungsfähiges
Bussystem, das in Industrie-Computern und deren
Backplanes eingesetzt wird. Die Datenrate beträgt beim
32-Bit-Bus max. 528 MB/s. Die elektrischen Eigenschaften
entsprechen dem aus der PC-Welt her bekannten PCIBus, die mechanischen Spezifikationen wurden an das
Format der Europakarten 3U und 6U angepasst.
Die CompactPCI-Spezifikation nach dem PICMG-Standard
2.0 begrenzt die Anzahl der Slots eines CompactPCISystems auf acht Slots. Die acht Steckplätze setzen sich
zusammen aus einem System-Steckplatz und sieben
Peripherie-Steckplätzen. Der System-Steckplatz übernimmt
die Arbitrierung, die Verteilung des Taktsignals und die
PC-BUSSE
Spezifikationen von CompactPCI
CompactPCI Plus
compactPCI plus
CompactPCI-Express
compactPCI express
Exit
Index
7
Rücksetzfunktionen für alle Steckplätze. Größere CPCISysteme mit mehr als acht Slots arbeiten mit mehreren
CPCI-Bus-Segmenten, die über PCI-PCI-Brücken
miteinander verbunden sind.
CompactPCI arbeitet mit einem speziellen, geschirmten
7-reihigen Steckverbinder mit 47 Pinreihen im 2-mmRaster. Zu den Merkmalen dieses Steckers zählen u.a.
ein Codierschlüssel zur Unterscheidung zwischen 5-Vund 3,3-V-Versorgung, der Hot-Swap und die über 100
Massekontakte.
CompactPCI ist auch in der Version CompactPCIExpress als serieller, skalierbarer Bus verfügbar. Ist
aber zu diesem nicht direkt kompatibel, weil es BridgeSlots benötigt. Dafür wurde der CompactPCI Plus
definiert, der mit passiver Backplane arbeitet und über
dessen Peripherie-Slot der PCI-Express, Serial ATA
(SATA), die USB-Schnittstelle und Ethernet geführt
werden.
Die Standards für den CPCI-Bus werden von der PCI
Industrial Computer Manufacturers Group (PICMG)
erarbeitet. Sie sind eine Kombination der elektrischen und logischen Spezifikationen des PCI-Busses und
der mechanischen Spezifikationen nach IEEE 1101 und IEC 60297.
Mit dem CompactPCI Plus wird der CompactPCI (CPCI) durch serielle Busse erweitert. Er wurde vom
PICMG für die kompakten 3-HE- und 6-HE-Systeme konzipiert. Der CompactPCI Plus hat eine passive
Backplane und soll die eingeschränkte Kompatibilität zwischen dem CompactPCI und dem CompactPCI
Express beheben, die nur über aktive Bridge-Slots gegeben ist. Daher fehlen bei der passiven Backplanes
die Switch-Fabrics.
An Stelle der Bridge-Slots tritt bei CompactPCI Plus ein Peripherie-Slot über den der PCI-Express, Serial
ATA (SATA), die USB-Schnittstelle und Ethernet geführt werden. Diese Peripherie-Slots können für
Erweiterungskarten, RAID-Adapter oder Ethernet-Switches genutzt werden.
CompactPCI-Express ist die serielle, skalierbare Version von CompactPCI. In dieser Version, für die
spezielle Stecker entwickelt wurden, können bis zu 16 Lanes, das sind Leitungspaare, zur Erhöhung der
Datenrate gebündelt werden.
CompactPCI-Express beruht im Wesentlichen auf dem PCI-Express. Er ist rückwärtskompatibel zu
parallelen PCI-Baugruppen und softwarekompatibel zu bekannten Betriebssystemen. Er zeichnet sich durch
die Skalierbarkeit aus, bei der durch Bündelung mehrerer Lanes Datenraten von bis zu 4 GB/s erreicht
werden. Die Signalübertragung ist durch die 8B/10B-Codierung gleichspannungsfrei und dank der
PC-BUSSE
differenziellen Signalübertragung relativ unempfindlich gegenüber Störstrahlungen.
Der von der PICMG standardisierte CompactPCI-Express arbeitet im Gegensatz zu Compact-PCI mit
anderen Steckverbindern über die die schnellen PCI-Express-Signale transportiert werden können. Die
Backplane kann in vier verschiedenen Varianten mit Steckern bestückt werden, wodurch eine große DesignVariabilität gewährleistet ist: PCI-Express-System-Slot, PCI-Express-Peripherie-Slot, Hybrid-Slot und
Parallel-PCI-Slot.
Ein typisches Compact-PCI-Express-System wird immer einen System-Slot und eine gewisse Anzahl an
PCI-Express-Peripherie-Slots haben.
D-Bus
D bus
Datenbus
data bus
DDC
display data channel
Exit
Index
8
D-Bus ist ein Nachrichten-Bussystem mit dem Linux- und Unix-Programme untereinander kommunizieren
können. Es handelt es sich um ein generisches Verfahren für die Interprocess Communication (IPC), mit
denen Desktop-Programme untereinander und mit dem Betriebssystem kommunizieren. Zusätzlich zur
Interprozess-Kommunikation koordiniert der D-Bus die Prozess-Lebenszyklen.
Dämonprozesse sorgen darüber hinaus für die Kommunikation zwischen mehreren Anwendungen und
können Nachrichten an andere Anwendungen weiterleiten. So weist der System-Dämon auf neu hinzugefügte
Hardware oder zusätzlich angeschlossene Peripheriegeräte hin, während der Login-Dämon die InterprozessKommunikation zwischen den Benutzer-Applikationen unterstützt.
Die D-Bus-Software wird in verschiedenen Linux-Anwendungen eingesetzt, so in Gnome und im “K desktop
environment” (KDE), und soll das Desktop Communication Protocol (DCOP) ersetzen.
Ein Datenbus ist Teil des Systembusses eines Computers. Es handelt sich um eine Struktur, bei der
gleichzeitig Daten zwischen der Zentraleinheit (CPU), den Hardware-Komponenten, Registern, Speichern,
Caches und Peripheriegeräten in paralleler Form übertragen werden. Die Datenbus-Breite orientiert sich an
der Datenwortbreite der Zentraleinheit. Es gibt daher Datenbusse, die eine Datenwortbreite von 8, 16, 32
oder 64 Bit parallel übertragen.
Der Display Data Channel (DDC) wurde von der VESA für die Steuerung von Monitoren spezifiziert. Über die
DDC-Leitungen tauschen der Monitor, das Betriebssystem und die Grafikkarte technische Daten aus und
ermöglichen dadurch das Plug-and-Play. Die DDC-Leitungen bilden in sich einenI2C-Bus über den die
interne Kommunikation der Peripheriegeräte mit der Zentraleinheit erfolgt.
Um das Plug-and-Play zu erfüllen, überprüft die Grafikkarte die vom Monitor übermittelten Parameter und
stellt einen entsprechenden Grafikmodus oder eine bestimmte Bildwiederholfrequenz ein, vorausgesetzt, die
entsprechende Funktion wird vom Betriebssystem, wie Windows 98 und Windows 2000 oder den Treibern
der Grafikkarten unterstützt. Die Signalübertragung erfolgt seriell über das Monitorkabel.
Es gibt mehrere DDC-Versionen: Bei der einfachen Version DDC1 werden ständig die Kenndaten des
Monitors als EDID-Dateien unidirektional zur Grafikkarte übermittelt. Die 128 Byte langen Datensätze
enthalten Informationen welche Standardauflösungen und welche DPMS-Modi unterstützt werden. Zu den
weiteren Kenndaten gehören die Bildschirmgröße und die Herstellerangabe.
Die Version DDC2 kennt zwei Versionen. In der Version DDC2B wird eine bidirektionale Kommunikation
PC-BUSSE
zwischen Monitor und Grafikkarte unterstützt, wobei die Grafikkarte die Kenndaten des Monitors anfordern
kann, die über den VESA Display Information File (VDIF) geliefert werden. Der Monitor kann also auf gezielte
Anfragen der Grafikkarte antworten. Dieser Modus wird am häufigsten eingesetzt.
In der Version DDC2AB werden weitere Daten zur Steuerung des Monitors bidirektional übertragen. Darüber
hinaus kann der Monitor von der Grafikkarte aus mit einer speziellen Software in der Helligkeit, im Kontrast
usw. gesteuert werden.
EISA, extended industry
standard architecture
EISA-Bus
Extended Industry Standard Architecture (EISA) ist der auf ISA basierende erweiterte PC-Bus. Er wurde
1988 von namhaften PC- und Chip-Herstellern eingeführt und arbeitet mit 32 Bit, ist allerdings kompatibel zur
16-Bit-Architektur des ISA. EISA eignet sich für die 32-Bit-CPUs 386 und 486, hat eine Taktfrequenz von
8,33 MHz und eine Datentransferrate von 33 MB/s. Der Taktgenerator versorgt die Zentraleinheit (CPU) und
nach der Frequenzteilung auch den EISA-Bus. Der EISA-Buscontroller unterscheidet ISAS- und EISABussignale und zerlegt die 32-Bit-Dateneinheiten in 8 Bit und 16 Bit für die XT- und AT-Peripherie.
Der EISA-Busslot besteht aus zwei Ebenen mit insgesamt 188 Kontakten: Ebene 1 ist für ISA und hat 98
Kontakte, Ebene 2 hat 90 Kontakte für EISA.
Mit einem externen Mikroprozessor auf dem EISA-Board können Peripheriegeräte und Arbeitsspeicher
gesteuert und auf diese ohne Mitwirkung der CPU zugegriffen werden.
Übersicht über PC-Busse
ePCI-X
embedded PCI-X
Exit
Index
9
Die von der PICMG spezifizierten embedded Lösung (PICMG-Standard 1.2) unterstützt den gleichzeitigen
Einsatz des PCI-Busses und PCI-X in Embedded Systemen. Für diese Lösung wurden zwei Boardgrößen
definiert: Ein Half-Size Single-Bus-Board mit einem PCI- oder PCI-X-Bus und das Full-Size-Board mit zwei
PCI- oder PCI-X-Bussen. Mit der größeren Version sind Embedded Systeme mit acht Steckplätzen möglich.
ePCI-X zielt auf eine reine PCI-Lösung ohne ISA-Bus ab und wird damit dem Bedarf nach höherer I/OBandbreite gerecht. ePCI-X hat eine Datenbusbreite von 64 Bit und eine Taktfrequenz von 133 MHz.
PC-BUSSE
FSB, frontside bus
Frontsidebus
Der Frontside Bus (FSB) ist die Schnittstelle für die Datenübertragung zwischen Zentraleinheit (CPU) und
Motherboard. Die Taktrate des FSB beträgt im Allgemeinen 100 MHz oder 133 MHz, früher auch 33 MHz und
66 MHz. Aus dieser Taktfrequenz wird der CPU-Takt und die Taktfrequenz für die Busse respektive
Schnittstellen abgeleitet.
Um die Datentransferrate zwischen Zentraleinheit und Chipsatz zu erhöhen, hat man verschiedene
Transferverfahren entwickelt. So wird beispielsweise bei dem SDR-Verfahren pro Taktimpuls ein Datenpaket
übertragen, bei DDR verdoppelt man die Datentransferrate, indem bei jedem Taktimpuls zwei Datenpakete
übertragen werden und bei QDR sogar vier.
Datentransferleistung des
FSB-Busses bei bestimmten
Transfertechniken
Die Übertragungsleistung des FSB muss an die Leistung des internen CPU-Busses angepasst sein und
bestimmt die maximale Datentransferrate. Diese errechnet sich aus der Multiplikation der FSB-Taktrate mit
der Datenwortbreite und der Anzahl der Pakete pro Taktzyklus. Daraus ergibt sich beispielsweise bei einer
FSB-Taktrate von 100 MHz, einer Busbreite von 64 Bit und einem Datenpaket pro Taktzyklus eine
Datentransferrate von 800 MB/s. Der errechnete Wert gilt beispielsweise für den Pentium II.
Um die Datentransferrate optimal nutzen zu können, müssen weitere Systemkomponenten des
Motherboards, wie die Arbeitsspeicher, an den Leistung des FSB angepasst werden.
Zur Erhöhung der CPU-Effizienz steigen die Taktraten von FSB-Bussen kontinuierlich. So wird der Nachfolger
des Pentium-M in der Taktrate von 533 MHz auf 667 MHz erhöht.
GPIB, general purpose
interface bus
GPIB-System
Exit
Index
10
Der General Purpose Interface Bus (GPIB) ist ein von Hewlett Packard entwickelter Interface-Bus, bekannt
auch als IEEE-488-Standard und IEC-625-Bus. Dieser Interface-Bus dient zur Verbindung von bis zu 15
Peripheriegeräten mit einem Computer. Häufig zu finden in Laborumgebungen, um Messergebnisse von
Geräten dem Computer zuzuführen (Talker), Anordnungen an Laborgeräte zu geben (Listener),
Arbeitsergebnisse auszuwerten und Versuchsanordnungen zu steuern (Controller). Das System hat drei
Teilbusse, einen 8-Bit-Datenbus, drei Handshake-Leitungen und fünf Steuerleitungen.
PC-BUSSE
HyperTransport
Spezifikationen von
Hypertransport
Exit
HyperTransport ist eine von Advanced Micro Devices
(AMD) und API Networks entwickelte
Hochgeschwindigkeitsverbindung für den schnellen
Datentransfer in Personal Computern. HyperTransport
ist speziell für die Kommunikation zwischen den
verschiedenen Bausteinen auf einer Platine; so benutzt
beispielsweise der Athlon diesen I/O-Bus zum
Datenaustausch mit anderen Zentraleinheiten (CPU)
und der Northbridge.
Die erste Version von HyperTransport arbeitete mit
einer Taktrate von 800 MHz und erreichte in der 16-BitAusführung Datentransferraten von 6,4 GB/s. In der
Version 2.0 mit einer Taktfrequenz von 1,4 GHz werden
Datenraten von 22,4 GB/s erzielt, bei 32 Bit Busbreite.
Die zusammengefasste Bandbreite von 22,4 GB/s
entspricht in etwa dem 100-fachen des PCI-Busses, zu
dem HyperTransfer kompatibel ist, ebenso wie zu PCIX und PCI-Express.
Die Busbreite kann zwischen 2 und 32 Bit variieren,
ebenso können die Taktraten zwischen 200 MHz und
1,4 GHz benutzt werden, wodurch eine Optimierung zwischen Kosten und Effizienz möglich ist.
HyperTransport arbeitet mit mehreren Links über die die Prozessoren mit dem AGP-Bus, dem PCI-Bus oder
die PC-Schnittstellen verbunden sind.
Die Spezifikationen von HyperTransfer werden vom HyperTransport Consortium definiert und veröffentlicht.
Bei dieser Organisation handelt es sich um eine Non-Profit-Organisation, die die Entwicklung vorantreibt und
die Spezifikationsdokumente verwaltet.
http://www.hypertransport.org
I/O, input/output bus
I/O-Bus
I/O-Busse dienen der Verbindung von Peripheriegeräten und Einsteckkarten mit der CPU und dem
Arbeitsspeicher. Über den I/O-Bus laufen alle Daten, die von den Eingabegeräten eingelesen und von den
Ausgabegeräten ausgegeben werden. Der I/O-Bus befindet sich auf der Hauptplatine und besteht aus einer
oder mehreren parallelen Leitungen für Daten, die Adressdaten sowie Taktsignale und Steuerinformationen.
Der I/O-Bus stellt eine Erweiterung des Systembusses dar, der auf dem Motherboard in einem ControllerChip endet und eine Verbindung zum I/O-Bus bildet. Er hat eine geringere Taktfrequenz als der Systembus.
Die bekanntesten I/O-Busse sind ISA-Bus, EISA-Bus, PCI-Bus, AGP-Bus und USB sowie der
HyperTransport auf Leiterplatten.
I2C, inter integrated
circuit bus
Der Inter-IC-Bus, der gewöhnlich als I2C-Bus (I Quadrat C) bezeichnet wird, ist ein Steuerbus für die
Kommunikation zwischen integrierten Schaltungen (IC) eines Systems. Er wurde in den 80er Jahren von
Index
11
PC-BUSSE
Philips konzipiert und hat sich zu einem De-factoStandard für die Systemsteuerung entwickelt. Es
handelt sich um einen preiswerten bidirektionalen 2Draht-Bus mit niedriger Datenrate, über dessen zwei
Drähte das Taktsignal, Serial Clock Line (SCL), und
das Datensignal, Serial Data (SDA), übertragen
werden.
Beide Leitungen werden über Pullup-Widerstände
als AND-Gatter vorgespannt. Die Schaltpegel sind
abhängig von der Versorgungsspannung; der HiLevel liegt bei unter 3 V und entspricht 0,7 x
Versorgungsspannung, der Lo-Level bei unter 1,5 V
und beträgt 0,3 x Versorgungsspannung. Die
Taktfrequenz beträgt standardmäßig 100 kHz, in zwei
I2C-Bus mit direktionalen Leitungen
für das Daten- und Taktsignal
Anschlussstecker für den
I2C-Bus
Exit
Index
12
höher getakteten Versionen 400 kHz und 2 MHz.
Bei dem für den Master-Slave-Betrieb konzipierten I2C-Bus, der im Wesentlichen dem SMBus entspricht,
können alle I2C-Komponenten direkt angeschlossen werden, ebenso kann jeder I2C-Master die
Vermittlungsfunktion zu den I2C-Slaves übernehmen. An den I2C-Bus können auch mehrere Master und I2CKomponenten mit unterschiedlichen Datentransferraten angeschlossen werden. Arbeitet beispielsweise ein
I2C-Slave langsamer als der sendende I2C-Master, dann erhält dieser vom Slave ein Signal zur Reduzierung
der Datentransferrate, die er entsprechend anpasst. Es kann allerdings immer nur ein I2C-Master mit einem
I2C-Slave in Halbduplex kommunizieren. Bedingt durch das softwarebasierte Adressierungsschema ist keine
Hardware für die Adressen-Decodierung erforderlich. Die Slaves sind standardmäßig mit 7 Bit adressiert und
bei erweitertem Adressierungsraum mit 10 Bit.
In den 20 Jahren ist der I2C-Bus ständig weiter entwickelt worden und kennt drei Datentransfermoden: Im
Standard-Betrieb ist die Datentransferrate 100 kbit/s, im Fast-Betrieb erreicht sie bis zu 400 kbit/s und im
High-Speed-Modus bis zu 3,4 Mbit/s. Außerdem wird mit den Bus-Hubs, Repeatern, bidirektionalen Switches
und Multiplexern die ursprüngliche Anzahl an anschließbaren Komponenten wesentlich erweitert. In diesem
Zusammenhang sind auch die softwarekontrollierte Kollisionserkennung und die Arbitrierung zu nennen, die
auch in komplexen Systemen für
eine hohe Verfügbarkeit und
Performance sorgen.
Der I2C-Bus kann vielseitig
eingesetzt werden. So
beispielsweise für die Steuerung
und Kontrolle von Sensoren bis
zum EEPROM, von universellen
I/Os, über A/D-Wandler, D/AWandler, Verstärker, Oszillatoren
PC-BUSSE
und Taktgeneratoren bis hin zu Codecs und Mikroprozessoren. Typische Einsatzbereiche liegen in Geräten
der Konsumelektronik, in denen er für die Kommunikation der integrierten Schaltungen (IC) untereinander
sorgt. So in Fernsehgeräten und Videorecordern, in DVD-Playern und Handys.
I2O, intelligent I/O
I2O-Bus
IEC-Bus
IEC bus
IndustrialPCI, IPCI
industrial PCI
ISA, industry standard
architecture
ISA-Bus
Die Intel-Entwicklung I2O (Intelligent I/O) basiert auf dem I/O-Prozessor i960RP, der ein komplettes
Subsystem auf dem Chip vereint. Dadurch, dass die PCI-Bridge auf dem Chip liegt, kann der PCI-Bus direkt
an den i960RP angeschlossen werden.
Der IEC-Bus ist der vom IEC standardisierte GPIB-Bus (General Purpose Interface Bus), der von Hewlett
Packard (HP) entwickelt wurde. Der IEC-Bus ist auch unter der Bezeichnung HPIB-Bus bekannt, was für
Hewlett Packard Interface Bus steht.
Der PCI-Bus wurde in den 90er Jahren für den industriellen Einsatz weiterentwickelt. Die deutsche
Entwicklung hat die Bezeichnung IndustrialPCI (IPCI), eine weitere, in Amerika entwickelte und eingesetzte
Industrie-Variante heißt ColmpactPCI.
Der IndustrialPCI-Bus arbeitet mit einem 240-poligen Stecker, der die Erweiterungen des IPCI aufnehmen
kann. Neben den Grundbelegungen gibt es mehrere Sondersignale sowie den so genannten Uni-I/O-Bus,
der kundenseitig mit dem ISA-Bus oder dem SMP-Bus belegt werden kann.
PCI-Bus und IPCI-Bus sind nicht steckerkompatibel.
Die Industrie-Standard-Architektur (ISA) bildet die Leitlinie für PC- und Software-Hersteller, in der die
Eigenschaften der AT-PCs festgeschrieben sind.
In ISA werden die CPUs, die Eigenschaften von Betriebssystemen, der I/O-Bus und der Systembus
definiert. Der I/O-Bus wurde für die CPU 80286 konzipiert, er hat 16 Daten- und 24 Adressleitungen. Der
Steckplatz für den ISA-Bus besteht aus zwei getrennten Slots: einem 8-Bit-Slot mit 62 Anschlüssen und
einem Slot für die 16-Bit-Erweiterung mit 36 Kontakten. Der 8-Bit-Slot entspricht dem älteren XT-Bus. Die
Taktfrequenz beträgt 8,33 MHz und die Datenübertragungsrate 8,33 MB/s. Der synchron mit der Teilung des
CPU-Taktes arbeitende 16-bit-Bus hat 98 Kontakte.
An den ISA-Bus ist die LPT-Schnittstelle, die COM-Ports, das Diskettenlaufwerk und die Tastatur
angeschlossen. Im ISA-Bus können ISA-Steckkarten, wie Soundblaster und Soundkarten betrieben werden.
Der 1981 verabschiedete ISA-Standard wurde 1988 erweitert und ist bekannt als EISA-Standard.
Darüber hinaus wurden auf dem ISAStandard diverse industrietaugliche
Bussysteme entwickelt, so der ISA96,
AT96, PC/104 usw. die auf dem CPUs
x86 basierten und in industriellen
Anwendungen ihren Einsatz fanden.
ISA-Steckplätze
Exit
Index
13
PC-BUSSE
Local Bus
Der Local Bus ist ein Systembus, der speziell für Grafikkarten entwickelt wurde und über dessen
Einsteckkarten schnelle Peripheriegeräte angeschlossen werden können. Der 1991 entwickelte Local Bus
wurde zum Standard-Bus für 486er. Er hat eine direkte Verbindung mit dem Prozessor, von dem er getaktet
und genutzt wird und war eine Alternative zum PCI-Bus, der sich in Pentium-Rechnern durchsetzte.
Der Local Bus hatte anfänglich eine Datenbusbreite von 16 Bit, später von 32 Bit im VLB-Bus.
Local-Bus-Konzepte zeichnen sich durch ihre Expansionsfähigkeit und die Schnelligkeit aus. Einige Konzepte
zeichnen sich dadurch aus, dass die Peripheriegeräte mit derselben Taktrate und Datenpfadbreite arbeiten
können wie die CPU.
LPC, low pin count
LPC-Bus
Der LPC-Bus (Low Pin Count) wurde von Intel entwickelt und wird auf dem Motherboard von Personal
Computern und Einplatinen-Computern benutzt. Vom Konzept her entspricht der LPC-Bus einem seriell
arbeitenden ISA-Bus, wodurch die Anzahl an Busleitungen deutlich geringer ist, was sich auch in seiner
Bezeichnung ausdrückt. Statt der 30 oder 72 Leitungen, die der ISA-Bus benötigt, kommt der LPC-Bus mit
sieben oder weniger Leitungen aus.
Der LPC-Bus benötigt als serieller Bus zur Steuerung und Übertragung nur vier Signale: Frame, Clock, Reset
und Data. Weitere Befehle sind für das Interrupt, den direkten Zugriff auf den Arbeitsspeicher und andere
Funktionen. Da die Daten nur über eine Busleitung übertragen werden, ist die Datenrate mit 33 MHz
entsprechend höher als beim parallelen ISA-Bus.
Der LPC-Bus wird vorwiegend für die Anbindung PC-Komponenten mit niedriger Bandbreite an die CPU
benutzt, so beispielsweise für die Boot ROM, für Audio-Controller und ältere Ein-/Ausgangseinheiten. Für die
Software verhält sich der LPC-Bus so wie der ISA-Bus.
LVD, low voltage differential
LVD-Bus
Low Voltage Differential (LVD) ist eine symmetrische Übertragungstechnik, die u.a. in Ultra-SCSI und im
HyperTransport benutzt wird. Die Übertragung erfolgt über zwei Adern mit gegenphasigen Signalen. Bei den
differenziellen Signalen werden Phasenverschiebungen unmittelbar als Übertragungsfehler erkannt. Durch
die niedrige Spannung des übertragenen Signals kann es nicht zu Übersprechen auf benachbarte Leitungen
kommen.
Die Leitungslänge kann bei Low Voltage Differential bis zu 12 m betragen, das spezielle Datenkabel muss
allerdings mit einem aktiven Abschluss versehen werden.
Exit
MCA, microchannel
architecture
MCA-Bus
Die Microchannel Architecture (MCA) ist ein 32-Bit-Bus, der inkompatibel ist zu allen Busstandards und in PS/
2-Computern und im RISC-System/6000 eingesetzt wird.
Der MCA-Bus arbeitet als Systembus und hat einen separaten Controller mit einer Frequenz von 10 MHz,
eine Datentransferrate von 20 MB/s sowie einen 32-Bit-Busslot mit 202 Kontakten. Der Bus ist in mehrere
Abschnitte für 32 Bit, 16 Bit, 8 Bit und Video-Erweiterung unterteilt. Die Datenübertragungsrate beträgt 20
Mbit/s. Er ist inkompatibel zum ISA-Bus.
MediaLB
media local bus
Für die Inter-Chip-Kommunikation hat SMSC-Corp. den Media Local Bus (MediaLB) entwickelt. Der MediaLB
ist ein offener Industriestandard für multimediale Netzwerke und kann auch in der Automotive-Technik mit
Index
14
PC-BUSSE
dem MOST-Bus arbeiten.
MediaLB ist ein Bussystem für die synchrone, serielle Kommunikation auf der Leiterplatte, ähnlich dem I2CBus. Er ist skalierbar und kann mit dem Most-Bus integriert und synchronisiert werden. Vom Konzept her
handelt es sich um ein einfaches Bussystem mit drei oder fünf Leitungen. Es gibt Single- und MultipleMediaLB-Controller und die Datentransferrate beträgt bis zu 1.024 Frames pro Sekunde.
MediaLB wird in Grafikprozessoren eingebunden und unterstützt dadurch die effiziente Übertragung
multimedialer Daten.
Mini-PCI-Bus
mini-PCI bus
Die Entwicklung eines verkleinerten PCI-Busses, des Mini-PCI, wurde 1998 von mehreren Firmen ins Leben
gerufen, um die Möglichkeiten von PCI in portable Computer, in Laptops und Notebooks, zu integrieren.
Zu diesem Zweck wurde ein Industrie-Standard mit neuen Mini-PCI-Karten spezifiziert, die in etwa die Größe
einer Scheckkarte haben. Diese Karten werden in den Portable eingebaut und sind nicht von außen
einsteckbar, wie die PC-Card. In den Mini-PCI-Spezifikationen sind drei Kartentypen festgelegt, die sich in
der Kartengröße, den I/O-Verbindungen und den Steckern unterscheiden.
Steckkarte mit Mini-PCI-Bus,
Foto: Impress
Type I benutzt TP-Kabel, um die RJ11- oder RJ45-Buchsen des Portables mit der Mini-PCI-Karte zu
verbinden, dagegen hat die Mini-PCI-Karte vom Type II eingebaute RJ11- und RJ45-Buchsen und muss
somit auf der Hauptplatine so untergebracht werden, dass die Buchsen von außen zugänglich sind.
Die Verbindung zur Hauptplatine erfolgt über eine 100-polige Steckverbindung. Type III arbeitet mit einer
124-poligem Steckverbindung zur Hauptplatine, die eine maximale Höhe von 3 mm hat. Die zusätzlichen 24
Pins werden für die Signalrückkopplung der I/O-Verbindung benötigt.
NuBus
Exit
Index
15
Der NuBus ist ein vom MIT in Verbindung mit Western Digital 1979 entwickelter Systembus mit 32 Bit
Datenbreite. Der NuBus wurde vom IEEE standardisiert, von Texas Instruments um Multimasterfähigkeit
erweitert und als NuBus 90 seit 1987 als Peripheriebus in Apple-Macintosh-Rechnern eingesetzt.
Der NuBus arbeitet mit dem Systemtakt der Motorola CPU 680xx mit Taktraten von 40 MHz.
PC-BUSSE
Auffallend ist, dass Steckkarten für den
NuBus mit einer Steckleiste versehen
sind, die dem PCI-Bus sehr ähnlich ist,
auf dem Motherboard befindet sich
dagegen die Kontaktleiste.
NuBus-Steckleiste
PC-Bus
PC bus
Der PC-Bus ist das Verbindungssystem,
das aus mehreren parallelen Leitungen
besteht und über das alle HardwareKomponenten wie die Zentraleinheit (CPU), der I/O-Controller, die Schnittstellen, der Arbeitsspeicher, die
Erweiterungskarten usw. eines Computers miteinander kommunizieren können. Dieser Bus unterteilt sich in
den Systembus, der die CPU mit dem RAM verbindet, und den oder die I/O-Busse, die die CPU mit den
Einsteckkarten und Peripheriegeräten verbindet.
Über einen Bus werden Adress-, Daten-, Steuer- und Versorgungsleitungen geführt. Die Breite der einzelnen
Busse wird durch das CPU-Konzept bestimmt.
Datenbusse orientieren sich an der Datenwortbreite des Mikroprozessors, sie können eine Datenwortbreite
von 8, 16, 32 oder 64 Bit parallel übertragen.
Der Adressbus dient der Adressierung der internen Komponenten und der externen Einzelgeräte. Der
Steuerbus übernimmt die Busanforderung, die Interrupts, das Handshaking usw. und in dem Versorgungsbus
befinden sich die Versorgungs- und Taktleitungen.
Die bekanntesten Systembusse von Personal Computern (PC) sind der PCI-Bus und der AGP-Bus. Darüber
hinaus gibt es den AT-Bus, MCA-Bus, Local Bus, NuBus, VLB-Bus, MCA-Bus und mit 64-Bit-Struktur den
VME-Bus. Einige dieser Busse spielen ebenso wie der ISA-Bus und der EISA-Bus keine Rolle mehr.
Übersicht über PC-Busse
Exit
Index
16
PC-BUSSE
PC-Card-Bus
PC card bus
Der PC-Card-Bus, in neueren Versionen als CardBus bezeichnet, ist die von PCMCIA standardisierte
Schnittstelle für die PC-Card. Bei dem PC-Card-Bus, der von dem PC-Card-Bus-Controller gesteuert wird,
handelt es sich um eine zweireihige Anschlussleiste mit 68 Kontakten, der einige Gemeinsamkeiten mit dem
PCI-Bus aufweist.
Der PC-Card-Bus hat eine Busbreite von 32 Bit und eine Taktfrequenz von 33 MHz. Daraus ergibt sich eine
theoretische Datenrate von 1.066 Mbit/s, die vom PC-Card-Bus über den PCI-Bus an den Systembus
übertragen werden kann. Der PC-Card-Bus muss sich diese Datenrate mit anderen Komponenten teilen.
PCI (Peripheral Component
Interconnect) ist eine Intel-Spezifikation,
in der ein lokaler I/O-Bus definiert wird,
bei dem bis zu zehn Erweiterungskarten
in ein Motherboard eines Computers
eingesteckt werden können.
Dabei muss eine der Erweiterungskarten
eine PCI-Controller-Karte sein, über die
der Informationsaustausch mit der CPU
des Rechners stattfindet. Der Vorteil
liegt darin, dass zwei PCI-Einheiten über
den Controller Daten austauschen
können und gleichzeitig die CPU den ihr
zugeordneten Speicher ansprechen und
andere Funktionen ausführen kann.
Die erste Version (PCI 1.0) des
prozessorunabhängigen PCI-Busses
basierte auf 32 Bit Wortlänge und hatte
eine Taktrate von 33 MHz. Damit konnte
eine maximale Datentransferrate von
133 MB/s erreicht werden. Die spätere
64-Bit-Version (PCI 2.0) erreichte bei
einer Busfrequenz von 66 MHz eine
maximale Transferrate von 533 MB/s.
Um den steigenden Anforderungen an
die moderne Servertechnik gerecht zu
werden, wurde von Compaq, Hewlett
Packard und IBM mit dem PCI-X-Bus
ein Bus mit einer Taktrate von 133 MHz
spezifiziert.
In den 90er Jahren wurden aus dem
PCI, peripheral component
interconnect
PCI-Bus
PCI-Schnittstellenversionen
PCI-Bus-Struktur
Exit
Index
17
PC-BUSSE
PCI-Bus zwei Varianten für den industriellen Einsatz entwickelt: der CompactPCI (CPCI), der in Amerika
eingesetzt wurde und der IndustrialPCI, der in Deutschland entwickelt wurde. Mit dem Mini-PCI-Bus wurde
1998 eine weitere Variante für Potables vorgestellt.
http://www.pcisig.com
PCI-Express, PCIe
PCI express
PCI-Express-Konfiguration
mit zwei Lanes
PCI-Express-Mini,
Foto: WiQuest
Exit
Index
18
Der PCI-Express (PCIe) ist eine Weiterentwicklung des parallelen PCI-X-Busses hin zu seriellen Punkt-zuPunkt-Verbindungen. Dabei erfolgt die Datenübertragung über so genannte Lanes.
Die Grundstruktur des von der PCI Special
Interest Group (PCI-SIG) standardisierten PCIExpress besteht aus einem Lane mit zwei
differenziellen Leitungspaaren, eines ist nur für
das Senden, das andere nur für das Empfangen
der Daten zuständig. Ein PCI-Express-Bus kann
aus bis zu 32 Lanes bestehen, die zur Erhöhung
der Datenübertragungsrate gebündelt werden
können. Die Daten werden als differenzielle
Signale mit einer Taktfrequenz von 1,25 GHz
übertragen. Dadurch können bidirektional bis zu
2,5 Gbit/s übertragen werden, was einer
Datentransferrate pro Leitungspaar von 250 MB/s
und 500 MB/s pro Lane entspricht.
Eine weitere Erhöhung der Datentransferraten ist
durch die Bündelung mehrerer Lanes möglich,
wobei bei der Bündelung von 32 Lanes
Transferkapazitäten von bis zu 2 x 8 GB/s erreicht
werden. Die PCIe x16 wird auch PCI Express for
Graphics (PEG) genannt.
Das Übertragungsverfahren wurde für FR4Leiterplattenmaterial optimiert und erlaubt eine
maximale Länge von 50 cm. Die
Verbindungstechnik ist relativ unkritisch, da der
PCI-Express das Taktsignal aus dem Datensignal
ableitet. Der PCI-Express hat zur Fehlerkorrektur
eine zyklische Blockprüfung (CRC) und arbeitet
gleichspannungsfrei mit 8B/10-Codierung.
Für Notebooks gibt es mit dem PCI-Express-Mini eine Kartenausführung in Kleinstformat, die die Mini-PCIKarten ablösen soll. Sie hat eine Kontaktleiste mit Einkerbung und 51 Kontakten, und eine Breite von 30 mm,
Einbautiefe von 51 mm und eine Dicke von nur 5 mm.
http://www.pcisig.org
PC-BUSSE
PCI-X, PCI extended
PCI-X-Bus
PICMG, PCI industrial computer
manufacturers group
PIO, programmed input output
PIO-Modus
PIO-Modi und deren
Übertragungsrate
Exit
Index
19
Der PCI-X-Bus wird den steigenden Anforderungen an die moderne Servertechnik gerecht. Er wurde von
Compaq, HP und IBM entwickelt und ist für eine Taktrate von 133 MHz spezifiziert. In Verbindung mit dem 64bit-Bus wird in der Ursprungsversion von PCI-X eine Datentransferrate von 1,1 GB/s erreicht. Die PCI-X 2.0
erreicht bei gleicher Busbreite mittels DDR-Technologie die doppelte Datentransferrate von 2,13 GB/s. Mit
PCI-X 533 und PCI-X 1066 verfügt der PCI-Standard über zwei Versionen mit Datentransferraten von 4,2
GB/s und 8,5 GB/s. Bei diesen Versionen wird die Taktfrequenz von 133 MHz vervierfacht. Noch höhere
Transferraten von 10 GB/s bietet der PCI-Express bei einer Taktfrequenz von 1,25 GHz.
PCI und PCI-X sind kompatibel zueinander. Da bei Taktfrequenzen oberhalb von 100 MHz immer nur ein
Gerät betrieben werden kann, sind manche Motherboards mit mehreren PCI-X-Bussen ausgestattet.
PCI-X ist zudem inkompatibel zu PCI-Express.
Die PCI Industrial Computer Manufacturers Group (PICMG) ist eine 1994 gegründete Non-ProfitOrganisation. Sie ist verantwortlich für alle PCI-basierten Standards, die gleichermaßen in der Office-Technik
als auch in Industrie-Computern Einzug gehalten hat.
In den Anfangsjahren entwickelte die PICMG den PCI/ISA-Standard, mit dem Hersteller von PC-basierten
Systemen beide in der damaligen Zeit verbreiteten Bussysteme nutzen konnten. Ein Beispiel dafür ist das
PICMG-Board, das beide Bussysteme vereint.
Im industriellen Einsatz und in der Telekommunikation sind passive Backplanes besser geeignet als
monolithische Motherboards. Das hängt ursächlich mit der für industrielle Anwendungen erforderlichen
Flexibilität und Modularität zusammen. Deswegen wurde mit CompactPCI ein PICMG-Standard definiert, der
sich ideal für Embedded Systeme und High-End-Anwendungen eignet. Mit dem Formfaktor der Europakarte
ging allerdings die Kompatibilität zu preiswerten Standard-PCI-Komponenten verloren.
Neben Compact-PCI hat die PICMG auch einen Standard für Embedded Systeme und Embedded-PCs
definiert: Embedded PCI-X oder ePCI-X bzw. ePCI.
http://www.picmg.org
Programmed Input Output (PIO) ist ein älteres Übertragungsprotokoll für die Kommunikation zwischen der
Zentraleinheit (CPU) und Peripheriegeräten wie Festplattenlaufwerke, Wechselplattenlaufwerken und
Diskettenlaufwerken. Bei PIO ist die CPU des Rechners enorm belastet, da sie den Informationsaustausch
zwischen Arbeitsspeicher und Massenspeicher steuert, was sich in der Datentransferrate bemerkbar macht.
Der PIO-Mode legt die Übertragungsraten der IDE-Schnittstelle fest. Es gibt mehrere PIO-Modi mit
Übertragungsraten zwischen 3,33 MB/s und 16,6 MB/s: PIO-Mode 0 bietet bei einer Zykluszeit von 600 ns
Übertragungsraten bis zu 3,33 MB/s, Mode 1 bei einer Zykluszeit von 383 ns bis zu 5,22 MB/s, Mode 2 bei
einer Zykluszeit von 240 ns bis zu 8,33 MB/s, Mode 3 erreicht 11,11 MB/s bei einer Zykluszeit von 180 ns
und Mode 4 16,6 MB/s bei 120 ns Zykluszeit.
PIO Mode 4 wird von neueren CD-Laufwerken unterstützt. Das Nachfolgeprotokoll von PIO ist das DMAProtokoll als Ultra-DMA (UDMA).
Eine weitere PIO-Mode-Variante ist der geplante Mode 5 mit 20 MB/s.
PC-BUSSE
Power-Management-Bus
PMBus, power
management bus
Der Power-Management-Bus (PMBus) dient der Kommunikation zwischen den Komponenten der
Stromversorgung; zwischen Spannungsreglern, Power Management (PM) und System-Controller. Diese
Kommunikation wird im PMBus Netzteile-übergreifend standardisiert und bietet besondere Vorteile bei
verteilten Stromversorgungen.
Der PMBus imitiert die bereits im SBS-Standard festgelegten Steuer- und Kontrollfunktionen, stellt allerdings
als offener Standard die Befehls- und Datenformate für den Datentransport zur Verfügung. Darüber hinaus
wurden im PMBus die Spezifikationen des SMBus übernommen.
Der PMBus ist vom Konzept her vergleichbar dem SMBus und besteht aus zwei Kommunikationsleitungen
und drei Signalleitungen für Steuer- und Kontrollsignale. Über die Kommunikationsleitungen werden das
Taktsignal und die Daten übertragen, über drei Signalleitungen können Fehler angezeigt und Spannungen
abgeschaltet werden.
Die PMBus-Standardisierung wird vom SMIF, einem Zusammenschluss der SBS- und der PMBusKonsortien, vorangetrieben.
http://pm-bus.info
RapidIO, rapid input output
RapidIO-Bus
Der RapidIO-Standard definiert eine serielle Schnittstelle für Chip-zu-Chip-Verbindungen bis hin zu
Verbindungen auf Systemebene über das Backplane. Die leistungsstarke, paketorientierte Bus-Technologie
wurde für embedded Systeme entwickelt, sie eignet sich speziell für Netzwerk- und
Kommunikationssysteme, sowie für Enterprise Storage. Die RapidIO-Trade Association, in der namhafte
Unternehmen aus dem Kommunikations- und Netzwerkbereich, der Chipindustrie und von embedded
Systemen mitarbeiten, hat den RapidIO-Bus entwickelt und fördert ihn als offenen Standard. Der RapidIOBus soll den Engpass beseitigen mit denen
die Komponenten in Netzwerk- und
Kommunikationsgeräten und -systemen
miteinander kommunizieren.
Der RapidIO-Bus zeichnet sich durch eine
hohe Datenrate, Fehlertoleranz und geringe
Latenzzeit aus, dank der SoftwareTransparenz sind keine speziellen
Gerätetreiber erforderlich. Die
Spezifikationen des RapidIO-Busses
beschreiben eine leistungsstarke
Verbindungsarchitektur mit der Daten und
Steuersignale zwischen Mikroprozessoren,
digitalen Signalverarbeitungseinheiten,
Kommunikations- und NetzwerkProzessoren, Speichereinheiten und
peripheren Geräten übertragen werden
können. Auf der physikalischen Ebene sind
Konzept von RapidIO
Exit
Index
20
PC-BUSSE
Chip-zu-Chip- und Board-zu-Board-Übertragungen mit einem Datendurchsatz von über 10 Gbit/s über
standardmäßige Leiterplatten möglich. Darüber hinaus kann der Rapid-IO-Bus als Brücke zu anderen
Bussystemen wie dem PCI-Bus, PCI-X und Infiniband dienen.
Bei dem RapidIO-Standard handelt es sich um ein paketvermittelte Verbindungsarchitektur, allerdings richtet
sich das Konzept auf die Kommunikation zwischen Prozessoren und periphere Einheiten. Die RapidIOArchitektur ist in drei Schichten für die logischen Verbindungen, den Datentransport und die physikalischen
Spezifikationen unterteilt. Um den unterschiedlichen Anforderungen an die Verbindungen zwischen
Bausteinen und Platinen gerecht zu werden, wurden für die physikalische Schicht eine serielle und eine
parallele Verbindung spezifiziert. Paralleles RapidIO nutzt LVDS mit Taktfrequenzen von 250 MHz bis 1 GHz,
mit 8-Bit- oder 16-Bit-Übertragung. Daraus ergibt sich für die 16-Bit-Variante bei einer Taktfrequenz von 1
GHz ein Datendurchsatz von 2 GB/s. Die serielle Variante, Serial RapidIO (SRIO), nutzt 10-Gigabit-Ethernet
mit der Schnittstelle XAUI und 8B/10B-Codierung.
Das ursprüngliche Konzept des RapidIO-Busses hatte eine Datenrate von 10 Gbit/s und benutzte 8 Bit breite
Eingangs- und Ausgangsports. Mit LVDS besteht die Möglichkeit die Portanzahl auf 16 Bit breite Port oder
höher zu skalieren und damit ein Mehrfaches der Datenrate zu erzielen.
http://www.rapidio.org
Exit
SBus
Der SBus ist ein von Sun entwickelter Rechnerbus für Erweiterungskarten. Den SBus gibt es in 32-BitVersion mit einer Datentransferrate von 40 MB/s und in einer 64-Bit-Version mit 100 MB/s. Der SBus wird in
Sun-Systemen mit RISC-Architektur eingesetzt und erkennt automatisch die installierte Erweiterungskarte, auf
die er seine Geschwindigkeit automatisch einstellt.
SCCB, serial camera
control bus
Serial Camera Control Bus (SCCB) ist ein seriell arbeitendes 3-adriges Bussystem, vergleichbar dem I2CBus. Über den SCCB-Bus, der von OmniVision entwickelt wurde, können Kamera-Sensoren mit ihren
Funktionen wie der Farbsättigung, Helligkeit, dem Kontrast, dem Weißpegel, der Belichtungszeit und
weiteren Parametern gesteuert werden. Von der Konfiguration her ist es eine Master-Slave-Konfiguration bei
der ein oder auch mehrere Slaves, das sind die CCD- oder CMOS-Sensoren, von einem SCCB-Master
gesteuert werden.
Neben dem standardmäßigen 3-Draht-Bus gibt es noch eine 2-Draht-Variante, die einen SCCB-Slave steuern
kann.
SCSI, small computer
system interface
SCSI (Small Computer System Interface) ist ein von Shugart 1982 vorgestellter Speicherbus, der 1986 von
ANSI standardisiert wurde und sich speziell für PC-Peripheriegeräte wie Festplatten und Bandlaufwerke
eignet. In der ursprünglichen Form handelte es sich um einen 8 Bit breiten, parallelen Bus für den Anschluss
von Massenspeichern und anderen Peripheriegeräten. Aus der PC-Technik ist der SCSI-Bus zwischenzeitlich
verschwunden, er wird aber in Workstations, Servern und bei Fibre Channel (FC) eingesetzt.
Der SCSI-Bus, der auf der Hauptplatine in Form von Leiterbahnen oder als vieladriges flexibles Kabel
realisiert sein kann, bietet mit dem SCSI-Protokoll eine Übertragungssteuerung. Der SCSI-Bus muss
terminiert sein und endet in der SCSI-Schnittstelle, die durch einen vielpoligen Sub-D-Stecker oder
Index
21
PC-BUSSE
Centronics-Stecker realisiert wird. Die
Fortführung des Busses zu den
Peripheriegeräte erfolgt im DaisyChaining über das SCSI-Kabel.
Bei SCSI werden die
angeschlossenen Laufwerke nicht im
BIOS des Computers eingetragen,
wie beispielsweise beim IDE-Bus,
sondern über eine eigene ID-Nummer
angesprochen, die dem jeweiligen
Peripheriegerät zugeordnet wird.
Insgesamt können bis zu 15 Geräte
adressiert werden, die in maximal 256
Untergeräte unterteilt sein dürfen. Bei
diesen Untergeräten handelt es sich
um die so genannten Logical Unit
Names (LUN), die über Sub-IDs
Busbreiten und Datenraten der
SCSI-Standards
angesprochen werden.
Die SCSI-Technik unterliegt einer ständigen Weiterentwicklung. Die verschiedenen SCSI-Versionen
unterscheiden sich hinsichtlich der Busbreite, der Datentransferrate, der Anzahl an anschließbaren
Peripheriegeräten, der Kabellänge der SCSI-Kabel und den Steckern.
SCSI-1: SCS-1 ist der Urstandard mit der Schnittstelle zu Plattenlaufwerken. Es ist ein 8-Bit-Bus mit
asynchroner (3 MB/s) und optionaler synchroner (5 MB/s) Übertragung.
SCSI-2: SCSI-2 bietet höhere Datentransferraten, außerdem sind die Funktionen und technischen
Möglichkeiten wesentlich erweitert worden.
SCSI-3: SCSI-3 unterstützt Datentransferraten von 20 MB/s. Die Übertragung auf SCSI-3 kann mit
unsymmetrischen und differenziellen Signalen erfolgen.
Darüber hinaus gibt es Fast-SCSI mit 10 MHz Takt und 10 MB/s Transferrate bei 8 Bit Busbreite und 20 MB/s
bei Wide-SCSI mit 16 Bit/32 Bit Busbreite, Ultra-SCSI mit 20 MHz Takt und 20 MB/s und in der Wide-SCSIVersion mit 40 MB/s Datentransferrate, Ultra-2-SCSI mit 40 MB/s (8 Bit) und 80 MB/s (16 Bit) und Ultra-3SCSI mit 160 MB/s (Ultra-160-SCSI) sowie Ultra-320-SCSI mit 320 MB/s. Theoretisch wäre auch Ultra-640SCSI mit 640 MB/s möglich, allerdings ist der Realisierungsaufwand sehr hoch.
Aus diesem Grund wird mit Serial Attached SCSI (SAS) das parallele SCSI hin zum seriellen SCSI für
höchste Datentransferraten entwickelt.
http://www.scsita.org
SCSI-1
Exit
Index
22
Das eigentliche Ur-SCSI wurde bereits 1979 von Shugart unter der Bezeichnung Shugart Associates
Systems Interface (SASI) entwickelt. 1986 wurde SCSI-1 von der ANSI als X3.131-1986 standardisiert. Das
Ziel der SCSI-Aktivitäten richtete sich auf die Leistungsverbesserung, die Erhöhung der Zuverlässigkeit und
PC-BUSSE
Stecker von SCSI-1
SCSI-2
Stecker von SCSI-2
SCSI-3
Stecker von SCSI-3
Exit
Index
23
zusätzliche Funktionen für Schnittstellen. Eines der
wichtigsten Ziele war die Formalisierung und
Standardisierung der SCSI-Befehle, nachdem bereits
proprietäre Lösungen implementiert waren. Daher wurden
in einem Arbeitspapier die Common Command Set (CCS)
für die SCSI-Schnittstelle festgelegt.
In SCSI-1 sind alle relevanten Buseigenschaften definiert;
so die Busbreite, die Länge des SCSI-Kabels, die
Signalisierung, die Befehlsstruktur und die TransferBetriebsarten. SCSI-1 arbeitet mit einem 8 Bit breiten Bus und einer maximalen Datentransferrate von 5 MB/
s. Unterstützt wurde nur die asymmetrische Übertragung mit passivem Busabschluss. Die Kabellänge betrug
6 m.
ANSI hat SCSI-2 bereits 1990 vorgestellt, aber nach
einigen Änderungen erst 1994 als X3.131-1994
standardisiert. Dabei bildete das Common Command Set
(CCS) eine der wichtigsten Voraussetzungen für die
Standardisierung von SCSI-2.
SCSI-2 bildet gegenüber SCSI-1 eine wesentliche
Verbesserung mit einem umfassenderen Befehlssatz und
einigen neuen Funktionen. Zu nennen ist die Erhöhung der
Taktfrequenz auf 10 MHz und die daraus resultierende
Datentransferrate von 10 MB/s bei einem 8-Bit-Bus. In der
16-Bit-Version, dem Wide-SCSI, beträgt die Datentransferrate 20 MB/s. Darüber hinaus können an SCSI-2
16 Laufwerke angeschlossen werden, der SCSI-Bus kann aktiv abgeschlossen und die Länge des SCSIKabels, die nur 3 m beträgt, durch die Übertragung von differenziellen Signalen erhöht werden. Diese
Übertragungstechnik wurde nachträglich als High Voltage Differential (HVD) benannt, nachdem in Ultra-SCSI
das Low Voltage Differential (LVD) eingeführt wurde.
1993 begannen die Arbeiten an SCSI-3, aus dem UltraSCSI hervorgegangen ist. Da zu diesem Zeitpunkt
unterschiedliche Schnittstellen-Technologien, diverse
Befehlssätze und neue Funktionen berücksichtigt werden
mussten, wurde das Projekt SCSI-3 an mehrere
Arbeitsgruppen vergeben. Bei diesen Aktivitäten wurde die
eigentlich Bezeichnung “SCSI” in SCSI Parallel Interface
(SPI) umbenannt.
Da es unter SCSI-3 und dem SCSI Parallel Interface (SPI) viele Versionen gibt die sich ändern und die
aktualisiert werden, wurde bisher noch kein SCSI-3-Standard verabschiedet.
PC-BUSSE
SCSI-3 steht für eine Datentransferrate von 20 MB/s beim 8-Bit-Bus und 40 MB/s bei doppelt so breiten Bus
von Wide-SCSI. Die Länge des SCSI-Kabels ist mit 3 m festgelegt.
Die Übertragung auf SCSI-3 kann wie bei SCSI-2 mit unsymmetrischen und differenziellen Signalen erfolgen.
SCSI-3 hat eine 64-Bit-Adressierung und umfasst im Architekturmodell die Definitionen der seriellen
Interfaces Fibre-Channel (FC) und FireWire nach IEEE 1394. 1993 begannen die Arbeiten an SCSI-3, aus
dem Ultra-SCSI hervorgegangen ist. Da zu diesem Zeitpunkt unterschiedliche Schnittstellen-Technologien,
diverse Befehlssätze und neue Funktionen berücksichtigt werden mussten, wurde das Projekt SCSI-3 an
mehrere Arbeitsgruppen vergeben. Bei diesen Aktivitäten wurde die eigentlich Bezeichnung “SCSI” in SCSI
Parallel Interface (SPI) umbenannt.
Da es unter SCSI-3 und dem SCSI Parallel Interface (SPI) viele Versionen gibt die sich ändern und die
aktualisiert werden, wurde bisher noch kein SCSI-3-Standard verabschiedet.
SCSI-3 steht für eine Datentransferrate von 20 MB/s beim 8-Bit-Bus und 40 MB/s bei doppelt so breiten Bus
von Wide-SCSI. Die Länge des SCSI-Kabels ist mit 3 m festgelegt.
Die Übertragung auf SCSI-3 kann wie bei SCSI-2 mit unsymmetrischen und differenziellen Signalen erfolgen.
SCSI-3 hat eine 64-Bit-Adressierung und umfasst im Architekturmodell die Definitionen der seriellen
Interfaces Fibre-Channel (FC) und FireWire nach IEEE 1394.
SCSI-Adresse
SCSI address
SCSI-Kabel
SCSI cable
SCSI-Rundkabel für
externe Geräte
Exit
Index
24
Um mit einer SCSI-Einheit kommunizieren zu können, benötigt die CPU die komplette SCSI-Adresse. Diese
setzt sich zusammen aus der Adapter-Nummer, wenn mehrere SCSI-Adapter benutzt werden, und der ZielID von der SCSI-Einheit.
Bei SCSI können bis zu 15 Geräte adressiert werden, die in maximal 256 Untergeräte, den so genannten
Logical Unit Names (LUN), unterteilt sein dürfen.
SCSI-Kabel sind die Verbindungskabel, über die den internen und externen Laufwerken die SCSISchnittstelle zur Verfügung gestellt werden. Um einen fehlerfreien Datentransfer zu gewährleisten sollten die
SCSI-Kabel den einschlägigen Empfehlungen entsprechen.
Die internen Festplattenlaufwerke werden über Flachbandkabel angeschlossen; für den Anschluss externer
Laufwerke stehen Rundkabel zur Verfügung.
Entsprechend den Betriebsarten von SCSI,
das die Übertragung von unsymmetrischen und
symmetrischen, differenziellen Signalen
unterstützt, sind die SCSI-Kabel mehrfach
geschirmt, ungeschirmt und mit verdrillten
Adernpaaren. Letztere werden für den LVDBus benutzt.
Beim Flachbandkabel befinden sich zum
Schutz gegen Übersprechen jeweils zwischen
zwei signalführenden Leitungen eine
Masseleitung.
PC-BUSSE
SCSI-Kabel sind 50-, 68-, 80- oder 110-polig, wobei das 110-polige Kabel erstmals in SCSI-3 definiert
wurde. Pin 1 ist auf dem Flachkabel mit rot gekennzeichnet. Die Impedanz der SCSI-Kabel liegt zwischen 90
Ohm und 140 Ohm und haben Kabellängen, die abhängig sind von der SCSI-Version, und bei 1,2 m, 3 m, 13
m und 25 m liegen.
SCSI-Protokoll
SCSI protocol
Dreischichtiges Regelwerk
von SCSI
Seagate technology, ST
ST412/506-Bus
Exit
Index
25
Das SCSI-Protokoll regelt das Reservierungsverfahren der Peripheriegeräte und bestimmt das Datenformat
auf dem SCSI-Bus. Der Anschluss der Peripheriegeräte an den SCSI-Bus erfolgt im Daisy-Chaining. Über
diese Daisy Chain können je nach SCSI-Version bis zu 16 Peripheriegeräte verwaltet werden, wobei jede
Einheit bis zu acht Logical Unit Names (LUN) mit eigener ID-Nummer besitzen kann. Die ID-Nummern sind
hierarchisch nach Prioritäten gegliedert, wobei der SCSI-Host-Adapter die höchste Priorität hat.
Hinter dem SCSI-Protokoll verbirgt sich ein dreischichtiges Regelwerk mit Kommando-, Protokoll- und
Interface-Ebene. Den Kern von SCSI bilden die so genannten SCSI Primary Commands (SPC). Diese
Befehle müssen alle Geräte beherrschen. Darauf aufbauend existieren spezielle Kommandos für einzelne
Gerätegruppen, die Controller Commands (SCC) für Hostadapter, die Block Commands (SBC) für
Festplatten und die Stream Commands (SSC)
für Bandlaufwerke, aus denen sich die so
genannte Kommando-Ebene zusammensetzt.
Unterhalb der Kommando-Ebene, auf der
Protokoll-Ebene liegen die Protokolle der
verschiedenen Schnittstellentypen. Diese
logischen Protokolle regeln, wie ein SCSI-Befehl
aus dem jeweiligen Interface abgebildet wird
und wie die einzelnen Geräte miteinander
kommunizieren. Zu diesen Protokollen gehören
das Serial Storage Protocol (SSP) für Serial
SCSI (SSA) und das Generic Packetized
Protocol (GPP) mit denen Anbieter von anderen
Interfaces der Zugang zu SCSI erleichtert wird. Die unterste Ebene ist die Interface-Ebene, in der die
verschiedenen physikalischen Übertragungsmedien definiert werden.
Das SCSI-Protokoll wurde in Verbindung mit den verschiedenen SCSI-Versionen modifiziert, vor allem um
eine höhere Performance zu erreichen. So können mit neueren Protokollversionen SCSI-Befehle abgesetzt
werden, ohne die Quittierung des vorherigen Befehls abwarten zu müssen. Darüber hinaus können mehrere
Schreib- und Lesebefehle gleichzeitig abgesetzt werden.
Der ST412/506-Bus ist ein von Seagate 1980 eingeführtes Bussystem für Festplatten mit einer
Speicherkapazität von 5 MB, an das zwei Festplatten angeschlossen werden konnten. Die Übertragungsrate
zwischen Laufwerk und Controller betrug bei MFM-Codierung 5 Mbit/s und bei RLL-Codierung 7,5 Mbit/s. Der
Controller befand sich auf einer separaten Einsteckkarte und konnte die zwei Festplatten mit max. 16 Köpfen
und 1024 Zylindern steuern.
PC-BUSSE
SMBus, system
management bus
Der System Management Bus (SMBus) ist ein Steuerbus, der gemeinsam von Intel und Duracell entwickelt
wurde und im Wesentlichen dem I2C-Bus entspricht. Das bedeutet auch, dass die Komponenten beider
Busse untereinander kompatibel sind.
Über den SMBus wird der Status von Hardware-Komponenten übertragen. Darüber hinaus können über
diesen Bus Meldungen und Steuersignale zur Komponenten-Aktivierung und -Deaktivierung übertragen
werden. So wird der Benutzer beispielsweise über den aktuellen Zustand der Akkus informiert und erhält
darüber hinaus Informationen für das Wiederaufladen. Neben den Batterie-Informationen können über den
SMBus auch andere Komponenten angeschlossen werden, so EEPROMs, Temperatursensoren, digitale
Potentiometer usw. Basis des SMBusses bildet der I2C-Bus, der im Master-Slave-Betrieb mit mehreren
Masterstationen und die bidirektionale Kommunikation zwischen Master und Slaves unterstützt. Ebenso wie
beim I2C-Bus arbeitet der SMBus mit einer Datenleitung (SMBDAT) und einer Leitung für das Taktsignal
(SMBCLK), hat allerdings im Gegensatz zu diesem Timeout und Alarm.
Der SMBus wird in Motherboards eingesetzt, hat eine Datenrate von 100 kbit/s und wird von der Schnittstelle
für das Power-Management (ACPI) unterstützt.
Speicherbus
memory bus
Der Speicherbus ist ein Peripheriebus über den die Festplattenlaufwerke, die optischen Speicher und die
Bandlaufwerke an den Systembus angebunden werden. Neben einigen proprietären Speicherbussen, die
allerdings keine Bedeutung mehr haben, haben sich SCSI, ATA und die USB-Schnittstelle durchgesetzt; also
Bussystem mit parallelen und seriellen Schnittstellen.
SPI, SCSI parallel interface
Das SCSI-Parallel-Interface (SPI) ist eine andere Benennung von SCSI-3. In ihm sind die Eigenschaften von
parallelen SCSI-Schnittstellen festgelegt sind. Es gibt mehrere Versionen von SCSI Parallel Interface, von
denen jede für sich eigene Features und Datentransferraten definiert. In einigen Fällen sind neben dem ANSI
auch andere Organisationen in die Dokumentenerstellung einbezogen, so das Technical Committee von
Fibre Channel, T11.
Bei den vielen Versionen mit den Bezeichnungen SPI, SPI-2, SPI-3 usw. kann man davon ausgehen, dass
eine höhere Versionsnummer für eine bessere Leistungsfähigkeit und Funktionalität steht.
SPI-2 entspricht Fast-40 oder Ultra-2-SCSI, SPI-3 Ultra-3-SCSI oder Ultra-160-SCSI, SPI-4 Ultra-320-SCSI
und SPI-5 Ultra-640-SCSI.
SST, simple serial transport
SST-Bus
Der Simple Serial Transport (SST) ist ein Bussystem, das von Intel und Analog Devices entwickelt wurde. Es
ist als Nachfolger vom SMBus gedacht und soll kritische Systemgrößen wie Temperaturen oder Spannungen
schneller und zuverlässiger übertragen.
Der SST-Bus wird den gestiegenen Anforderungen an die schnelle Übertragung von
Umgebungsbedingungen besser gerecht als der SMBus, da er eine Datenrate von 1 Mbit/s hat, im
Gegensatz zu den 100 kbit/s des SMBus. Zudem werden die kritischen Systemgrößen direkt in den
Prozessorkern oder einen speziellen ASIC übertragen, der dann die Lüfterdrehzahl steuert. In Verbindung mit
der QST-Technologie, mit der Intel-Prozessoren ausgestattet werden, ist eine optimale Wärmeableitung
durch die Drehzahlsteuerung möglich.
Exit
Index
26
PC-BUSSE
StarFabric
StarFabric mit PCI-PCI- und
PCI-Compact-PCI-Verbindung
Steuerbus
control bus
Exit
Index
27
StarFabric ist eine leistungsfähige
Switching-Technologie für Backplanes,
Embedded Systems und Chassis-zuChassis-Anwendungen. Die ursprünglich
von der Firma StarGen entwickelte Technik
wird von der StarFabric Working Group,
einer Non-Profit-Organisation in der viele
namhafte Computer-Hersteller und
Software-Firmen mitarbeiten,
weiterentwickelt.
StarFabric ist eine serielle High-SpeedVerbindungstechnik für transparente, serielle
PCI-Erweiterungen. StarFabric übersetzt
den parallelen Datenverkehr des PCIBusses oder von CompactPCI (CPCI) in ein
serielles Datenformat und überträgt die
Daten über Entfernungen bis zu 12 m über
UTP-Kabel der Kategorie 5 (Cat 5). Die
skalierbare Switching-Kapazität der
Switching-Fabric beträgt mehrere Terabit
pro Sekunde (Tbit/s) und unterstützt Datenraten von 2,5 Gbit/s pro Link in beiden Richtungen.
Als Übertragungstechnik nutzt StarFabric das LVDS-Protokoll mit den definierten Datenraten von 622 Mbit/s.
Über die vier LVDS-Leitungspaare können 2,5 Gbit/s in beiden Richtungen übertragen werden. Daraus
ergeben sich 5 Gbit/s und Kanal und bei zwei Brückenports eine Gesamtdatenrate von 10 Gbit/s.
StarFabric kann als Brücke oder Switch realisiert sein. Als Brücke mit zwei Links zur Verbindung von PCI und
CompactPCI oder als kaskadierbarer Switch für die Vernetzung von vielen PCI-Bussen mit einigen hundert
Endpunkten. Die Daten werden mittels 8B/10B-Codierung übertragen. Die Flusskontrolle erfolgt im CreditVerfahren, wodurch nur die Datenpakete übertragen werden, die auch abgenommen werden, dadurch ist die
StarFabric-Technik auch für industrielle Echtzeitanwendungen von Interesse. Für die Fehlererkennung und behebung arbeitet StarFabric darüber hinaus mit zyklischer Blockprüfung (CRC) und kann im Fehlerfall von
einem fehlerbehafteten Übertragungspfad auf einen intakten umschalten. Gleiches gilt für das Failover in
Cluster-Systemen.
StarFabric wird in Backplanes von Industrie-Computern eingesetzt und ist auch für AdvancedTCA, ATCA,
spezifiziert.
http://www.starfabric.org
Der Steuerbus ist Teil des Systembusses eines Computers. Er ist mit dem Steuerwerk des Prozessors, dem
Speicher und den Ein-/Ausgabeeinheiten verbunden und überträgt die Signale bidirektional, die für die
Steuerung des Datentransfers erforderlich sind.
PC-BUSSE
Dazu gehören die Busanforderung, Interrupts, das Handshaking usw. Der Steuerbus hat Leitungen zum
Anzeigen der Transferrichtung, darüber wird angezeigt, ob es sich um das Aus- oder Einlesen von Daten
handelt, des weiteren gibt es Leitungen zur Unterscheidung der Speicher- und der Ein-/Ausgabeeinheiten.
Systembus
system bus
Grundkonzept des
Systembusses
TMDS, transition minimized
differential signalling
TMDS-Protokoll
Exit
Index
28
Der Systembus befindet sich auf der Hauptplatine eines Computers oder einer anderen Recheneinheit. Es
ist der zentrale Bus, der die Zentraleinheit mit dem Hauptspeicher und dem Cache verbindet. Er besteht aus
mehreren parallelen Leitungen, die den Datenbus, den Adressbus und den Steuerbus bilden. Die Breite der
einzelnen Busse und die Übertragungsgeschwindigkeit werden durch das CPU-Konzept bestimmt.
Über die Prozessorarchitektur wird
die Bitbreite der einzelnen Busse
bestimmt, die sich aus der Anzahl der
übertragenen Bits pro Speicherzugriff
ergibt. Das können 4, 8, 16, 24, 32
und 64 Bit sein. Gleiches gilt auch für
die Ein-/Ausgabesysteme. Das für
den Datentransfer des
Speicherinhaltes zuständige
Bussystem ist der Datenbus. Der
Adressbus transferiert die vom
Prozessor bestimmte Adresse zu
den Speichern und den Ein-/
Ausgabesystemen. Der dritte Teil
des Systembusses ist der
Steuerbus. Er überträgt die
Steuersignale, die für die Steuerung
des Datentransfers erforderlich sind.
Die Übertragung auf den Bussen wird
durch Handshaking koordiniert und
sind mit dem CPU-Takt gekoppelt.
Man unterscheidet zwischen dem synchronen Handshake, dem semi-synchronen und dem asynchronen.
Bekannte Systembusse sind PCI-Bus, AT-Bus, Local Bus, SBus, NuBus, VLB-Bus und MCA-Bus mit 32 Bit
Datenwortbreite sowie der VME-Bus mit 64-Bit-Struktur.
Der Anschluss der Speicherkomponenten an den Systembus erfolgt über den Speicherbus. Dominierende
Speicherbusse sind die ATA-Schnittstelle, die USB-Schnittstelle, FireWire und SCSI.
TMDS (Transition Minimized Differential Signalling) ist ein Übertragungsprotokoll mit dem die digitalen
Signale der Primärfarben Rot (R), Grün (G) und Blau (B) und ein Taktsignal zwischen Personal Computern
(PC) und Displays übertragen werden. Das TDMS-Protokoll zeichnet sich dadurch aus, dass es die
Spannungsübergänge der differenziellen Signalisierung minimiert. Dazu benutzt TMDS eine Exklusiv-Oder-
PC-BUSSE
Zweikanalige
TMDS-Verbindung
UDMA, ultra-DMA
UDMA-Protokoll
ultra SCSI, USCSI
Exit
Index
29
Funktion (XOR) oder
eine XNOR-Funktion.
Durch die Minimierung
der transienten
Spannungsübergänge
werden
Spannungsspitzen auf
dem Kabel
vermieden, die die
elektromagnetische
Verträglichkeit (EMV)
beeinträchtigen. Vor
der Übertragung
erfolgt mit einer 8B/
10B-Codierung die
Umwandlung des 8Bit- in einen 10-BitDatenstrom.
TMDS wird in
verschiedenen DigitalSchnittstellen wie der DFP-Schnittstelle, Plug and Display (PnD), HDMI-Schnittstelle und der DVISchnittstelle eingesetzt.
Bei der DFP-Schnittstelle liegt die Taktfrequenz bei 85 MHz, bei PnD bei 160 MHz, bei der DVI- und der
HDMI-Schnittstelle entspricht die Taktrate 330 MHz, was allerdings mit der Verdoppelung der Kanalzahl auf
2x3 zusammenhängt. Durch die beiden Links, die jeweils drei Kanäle haben, können Bildschirmauflösungen
in QXGA dargestellt werden. Dieses Verfahren wurde von der VESA im Panel-Link standardisiert und wird auf
der DFP-Schnittstelle, DVI-Schnittstelle und der PnD-Schnittstelle angewendet.
Das DMA-Protokoll hat in UDMA, Ultra-DMA, ein leistungsfähiges Übertragungsprotokoll für die
Datenübertragung zur Festplatte. UDMA ist als Nachfolgeprotokoll von PIO anzusehen. Es hat den Vorteil,
dass der Datentransfer von der Festplatte zum Arbeitsspeicher direkt durch den DMA-Controller gesteuert
wird ohne, dass die CPU an dem Datentransfer beteiligt ist. Diese direkte Übertragung wirkt sich in den
Übertragungsgeschwindigkeiten der IDE-Schnittstelle aus.
UDMA gibt es in zwei Geschwindigkeitsmodi mit 33 MB/s (UDMA-2) und mit 66 MB/s (UDMA-4). Darüber
hinaus hat das UDMA-Protokoll eine Fehlerkorrektur.
Neuere UDMA-Versionen haben Übertragungsraten von 100 MB/s (UDMA/100) und 133 MB/s (UDMA/133).
Ultra-SCSI ist eine Variante von SCSI mit höheren Durchsatzraten. Es gibt verschiedene Ultra-SCSIVersionen: Ultra-SCSI, Ultra-2-SCSI, Ultra-3-SCSI oder Ultra160-SCSI und Ultra320-SCSI.
PC-BUSSE
Ultra-SCSI bietet eine Transferrate von 20 Megatransfers pro Sekunde bei einer SCSI-Buslänge von bis zu
1,5 m bei einseitigem Abschluss und bis zu 25 m mit differenziellen Signalen. Die Spezifikationen umfassen
Busbreiten von 8 Bit und 16 Bit. Über den schmaleren 8 Bit breiten Datenbus werden Datentransferraten von
20 MB/s erzielt, über Wide-SCSI mit 16 Bit Busbreite solche von 40 MB/s.
In der Version Ultra-2-SCSI beträgt die Transferrate 40 Megatransfers pro Sekunde bei einer Buslänge von
bis zu 12 m bei unsymmetrischer Übertragung mit Low Voltage Differential (LVD). Im zweiten Modus mit
höherer symmetrischer Spannung beträgt die Buslänge bis zu 25 m. Ebenso unterscheidet Ultra-2-SCSI
zwischen zwei Busbreiten mit 8 Bit und 16 Bit. Mit der schmaleren Busbreite werden bei einer Taktfrequenz
von 40 MHz Datentransferraten von 40 MB/s erzielt, mit der breiteren 80 MB/s. Ultra-2-SCSI benötigt
spezielle Datenkabel, bei denen die Masseleitung und die stromführende Leitung miteinander verdrillt sind.
Diese Kabel müssen am Kabelende mit einem aktiven Abschluss abgeschlossen werden, da Ultra-2-SCSIGeräte nicht mehr direkt terminiert werden können.
In der Version Ultra-3-SCSI oder Ultra160-SCSI beträgt die Transferrate 160 Megatransfers pro Sekunde bei
einer Buslänge von bis zu 12 m mit unsymmetrischer Übertragung über den LVD-Bus. Ultra-3-SCSI
spezifiziert nur einen 16 Bit breiten SCSI-Bus über den Datentransferraten von 160 MB/s übertragen werden
können, hat allerdings zyklische Blockprüfung (CRC).
Die leistungsfähigste SCSI-Version ist Ultra320-SCSI mit einer Datentransferrate von 320 MB/s. Die
Busbreite ist 16 Bit, die Kabellänge 12 m und es können bis zu 12 Laufwerke und andere Peripheriegeräte
angeschlossen werden. Bei dieser SCSSI-Version werden beide Flanken des Taktsignals für den
Datentransfer benutzt.
UPA, ultra port architecture
Der UPA-Bus (Ultra Port Architecture) ist ein Prozessorbus, der in RISC-Architekturen zum Einsatz kommt,
so bei SPARC. Dieses leistungsstarke Bussystem arbeitet mit einem internen Cross-Bar-Switch, der für die
Koordination der Verbindungen von CPU, Speicher und I/O-Komponenten sorgt. Der UPA-Bus hat einen
Datendurchsatz von 2,4 GB/s.
VITA, VMEbus international
trade association
Die VMEbus International Trade Association (VITA) ist ein Gremium, das die Entwicklung und die
Vermarktung des VME-Busses fördert, Normen erarbeitet und diese in die Normungsgremien von IEEE und
IEC einbringt. VITA achtet im Besonderen auf die Kompatibilität zwischen alten und erweiterten VMEVersionen und -Karten.
Innerhalb der VITA gibt es mit der VITA Standards Organization (VSO) eine beim ANSI akkreditierte
Organisation die Normen für zukünftige Systeme erarbeitet. Dazu gehört mit VITA 46 der Standard für VPXModule und mit VITA 48 der für REDI.
http://www.vita.com
VLB, VESA local bus
VLB-Bus
Exit
Index
30
Der VLB-Bus ist ein von der VESA entwickelter PC-Bus für den Anschluss von leistungsfähigen Grafikkarten,
er wird auch als Video-Local-Bus bezeichnet.
Der VLB-Bus ist ein Local-Bus-Konzept und unterstützt die direkte Kommunikation der CPU mit den
Erweiterungskarten. Der Bus arbeitet mit der Taktrate der Zentraleinheit (CPU), die maximal 66 MHz betragen
PC-BUSSE
darf, wenn keine Slots besetzt sind. Es gibt zwei Versionen mit 32-Bit-Busbreite: VLB 1.0 mit 40 MHz und
einer Datentransferrate von 133 MB/s und VLB 2.0 mit 50 MHz Takt und 166 MB/s Datentransferrate. Die
zweite Version ist nicht mehr markttechnisch realisiert worden. Es gibt Erweiterungsmöglichkeiten für 64 Bit
und Übertragungsraten von 276 MB/s. Der VLB-Bus, der als Auslaufmodell anzusehen ist, hat als
kombinierter VLB/ISA-Slot 116 Kontakte, davon sind 98 Anschlüsse konform zu dem ISA-Bus.
Der VLB ist kein Ersatz für den ISA-Bus sondern eine Ergänzung zu diesem.
VME, versa module europa
VME-Bus
Spezifikationen des
VME-Busses
Wide-SCSI
wide SCSI
Exit
Index
31
Der VME-Bus (Versa Module Europa) ist ein Systembus, der in den 80er-Jahren von Motorola, Mostek,
Philips, Thomson und Signetics entwickelt und von der International Electronical Commission (IEC) unter IEC
60281 standardisiert wurde. Der VME-Bus wurde für die Motorola-CPU 68000 entwickelt und wird in
wissenschaftlichen und industriellen Anwendungen in Industrie-Computern eingesetzt.
Als Steckersystem hat der VME-Bus den
Europastecker mit 2 x 96 Kontakten über die ein
32-Bit Adressbus und ein 32 Bit breiter Datenbus
geführt werden. Die Spezifikationen für die Boards
kennen das Format der Europakarte (3U) und das
Europakarten-Doppelformat (6U).
Der für Echtzeitanwendungen entwickelte VMEBus unterstützt Multiprocessing und
Mehrplatzsysteme, hat Arbitrierung mit
verschiedenen Algorithmen für die
Zugangsberechtigung, ein umfassendes InterruptHandling, kann 20 Steckplätze umfassen uvm. Die
max. Datenrate liegt bei max. 160 MB/s, der
adressierbare Speicherbereich bei 4 Terabyte
(TB).
Vom Konzept her arbeitet der VME-Bus im MasterSlave-Betrieb und einem zentralen Controller, der
den Zugang auf den Bus steuert, der von vielen
peripheren Komponenten unterstützt wird. Dazu
gehören Controller und Switches, Extender,
Prozessoren und Interface-Adapter.
Der VME-Bus hat seine Domäne im industriellen Einsatz und seine Vorteile gegenüber dem PCI-Bus bei
Einzelzugriffen auf den Bus, so beim Auslesen analoger und binärer Ein-/Ausgänge.
Wide-SCSI unterscheidet sich gegenüber SCSI durch einen auf 16/32 Bit erweiterten Datenbus. Über WideSCSI, das ein 68-poliges Kabel benutzt, können 15 statt 7 Geräte an den Host-Adapter angeschlossen
werden.
PC-BUSSE
Z-One-Bus
Exit
Index
32
Der Z-One-Bus ist ein Kommunikationsbus, über den die Steuerung einzelner Netzteil-Module am Point of
Load (POL) erfolgt. An ihn sind die intelligenten POL-Wandler angeschlossen, die vom Digital Power
Manager (DPM) gesteuert werden. Die bidirektionale Kommunikation zwischen den mit Pulsweitenmodulation
(PWM) gesteuerten POL-Wandler und DPM-Manager erfolgt über eine Leitung, wobei bis zu 32 POLWandler angeschlossen und adressiert werden können. Über den Z-One-Bus werden neben den
Adressinformationen Steuersignale und Synchronisationssignale der Schaltfrequenzen übertragen. Darüber
hinaus ist eine Kommunikation über den I2C-Bus möglich.
Bei den POL-Wandlern handelt es sich um Gleichspannungswandler (DC/DC), die über den Z-One-Bus
synchronisiert werden.
Das Z-One-Protokoll arbeitet für die Wiederherstellung des Taktsignals mit RZ-Codierung und sichert den
Datentransfer mit Paritätsbits und Bestätigung.
Mit entsprechender Software wird jedes einzelne POL-Modul individuell gesteuert und überwacht.
Die Entwicklung des Z-One-Busses wird von der Z-Alliance vorangetrieben, die von ATMEL, C&D
Technologies und Power One ins Leben gerufen wurde.
http://www.z-alliance.org

PC-BUSSE Weitere Top-Infos unter ITWissen.info 1

Transcription

Similar documents

Bus

OpenScape 4000

CD Player DCD

Hettich Trendreport - Living Kitchen 2015