práctica 1. principios de las compuertas lógicas digitales

Comments

Transcription

práctica 1. principios de las compuertas lógicas digitales
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 1. PRINCIPIOS DE LAS COMPUERTAS LÓGICAS DIGITALES
OBJETIVOS
•
•
Conocer y clasificar las principales compuertas lógicas comerciales.
Diferenciar las tecnologías TTL y CMOS
MARCO TEÓRICO
1. TECNOLOGÍAS BIPOLARES (TTL) Y MOS (CMOS)
1.1. TTL Transistor - Transistor – Logic. (emplea transistores BJT)
Características:
-
Velocidad de transferencia elevada
Tensiones de alimentación limitadas (típicamente 5V +/- 5%)
1.2. CMOS o MOS complementaria➩ Utiliza transistores NMOS y PMOS
Características:
-
-
Menor consumo de energía que TTL.
Gran flexibilidad en las tensiones de alimentación.
2. INTEGRACIÓN DE CIRCUITOS
SSI: Small Scale of Integration, (unas pocas compuertas)
MSI: Medium Scale of Integration, (hasta 100 compuertas)
LSI: Large Scale of Integration, (de 100 a 1000 compuertas)
VLSI: Very Large Scale of Integration, (Más de 1000 compuertas)
3. NIVELES DE TENSIÓN
Señales digitales ➩
“0” - VL (Tierra, Ground, GND, 0V)
“1” - VH (VCC, VDD, 5V)
Debido al ruido (interferencias electromagnéticas) es necesario asignar a los valores VL y
VH un pequeño margen de tensión alrededor de su valor nominal.
3.1. Tensiones TTL
Tensión de alimentación suele ser 5V ➩ VCC = 5V.
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Parámetros básicos del estándar de tensiones TTL:
Para las salidas:
0V – 0,4 ➩ valor de nivel de tensión bajo VL garantizado por el fabricante para una salida
(VOL).
2,4V – 5V ➩ valor de nivel de tensión alto VH garantizado para una salida (VOH).
Para las entradas:
0V – 0,8 ➩ rango de valores aceptado para una entrada de nivel bajo VL (0 lógico VIL).
2V – 5V ➩ rango de valores aceptado para una entrada de nivel alto VH (1 lógico VIH).
4. MARGEN DE RUIDO – N.M. (“Noise Margen”)
Es el margen de tensión que se tiene entre los niveles de tensión de entrada y salida de una
puerta lógica, considerando un funcionamiento correcto.
Definido matemáticamente:
NMH = VIH - VOH = VOH min - VIH min
NML = VIL – VOL = VIL max – VOL max
El margen de ruido es el mínimo de NMH y NML, y para que una tecnología digital
funcione, siempre ha de ser positivo.
Para la tecnología TTL ➩ NM = 0,4 V
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Si se excede margen de ruido, la salida de un circuito es impredecible. El margen de ruido
que se le permite a una determinada tecnología digital reduce la susceptibilidad a errores
inducidos por ruido y mejora la fiabilidad de los equipos electrónicos digitales.
5. NIVELES DE CORRIENTE
Son los valores de corriente de entrada y de salida que garantiza el fabricante de una
determinada tecnología digital. Se definen 4 niveles de corriente (para las entradas y para
las salidas) ya sea teniendo un 0 ó un 1.
IIH ➩ High-Level Input Current
La corriente de entrada por una puerta cuando se aplica una tensión de nivel alto a esa
entrada. Es una corriente positiva dado que entra hacia la puerta.
IIL ➩ Low-Level Input Current
La corriente de entrada por una puerta cuando se aplica una tensión de nivel bajo a esa
entrada. Es una corriente negativa dado que sale de la puerta.
IOH ➩ High-Level Output Current
La corriente de salida por una puerta cuando establece un nivel de tensión alto en la misma.
Es una corriente que sale y por tanto negativa.
IOL ➩ Low-Level Output Current
La corriente de salida por una puerta cuando establece un nivel de tensión bajo en la
misma. Es una corriente que entra y por tanto positiva.
El fabricante, para cada tecnología digital, indica los valores mínimos, típicos y máximos.
Para que una tecnología funcione:
IOH min > IIH max y IOL min > IIL max
6. FAN-OUT
Debido a la energía máxima que una compuerta puede absorber o consumir se impone un
límite en el número máximo de salidas que puede tener una puerta lógica. Es lo que se
conoce como “FAN-OUT” (Ver figura 1). Para TTL el valor típico es 10 y para CMOS.
I = I1 + I2 + …. + IN
Para calcular el “fan-out”, se debe aplicar la siguiente expresión matemática:
I
I
Fan - Out = min OL min , OH min
 I IL max I IH max




_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Figura 1. Fan-Out.
7. RETARDO DE LAS COMPUERTAS LÓGICAS
Siempre existe un retardo entre la entrada y la salida de cualquier circuito electrónico
(retardo de propagación)
Ej. Inversor Ideal:
En realidad existe un retardo, tpd (“propagation delay”) ó retardo de propagación.
Se puede modelar un inversor real como un inversor ideal en serie con un bloque de retardo
de propagación.
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
A menudo, los fabricantes, distinguen entre el retardo de pasar de VL a VH y el de pasar de
VH a VL La nomenclatura utilizada es: tpdLH y tpdHL
8. CONSUMO DE LAS COMPUERTAS LÓGICAS
Es la potencia (Watts) disipada por el circuito
Normalmente la potencia esta limitada a un valor máximo para evitar la destrucción del
dispositivo.
hPotencia o Consumo estático
P = VCC ICC
hPotencia o Consumo dinámico
Mayor frecuencia = Mayor consumo
9. SALIDAS EN DRENADOR Y COLECTOR ABIERTO
Salida en drenador abierto ➩ MOS
Salida en colector abierto ➩ TTL
El usuario de debe encargar de añadir una resistencia externa para obtener un
funcionamiento correcto del dispositivo.
Ejemplo: Diagrama electrónico de una compuerta NAND de 2 entradas en tecnología TTL
(bipolar).
_____________________________________________________________________________ 5
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Aplicaciones típicas:
Flexibilidad en el diseño con distintas tecnologías y distintas tensiones de alimentación.
Ejemplo:
Otra aplicación típica de este tipo de tecnología de fabricación es la implementación de
buses de datos.
MATERIAL Y EQUIPO
-
1 Compuerta 74LS04
1 Compuerta 74LS08
1 Compuerta 74LS32
1 Compuerta 74LS00
1 Compuerta 74LS02
1 Fuente de alimentación
1 Multímetro
1 Punta lógica
DESARROLLO
1. Buscar información sobre las compuertas lógicas comerciales que se indican en la tabla
1 y llenar los campos faltantes.
_____________________________________________________________________________ 6
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
TTL
CMOS
Voltaje de alimentación
VOH
VOL
VIH
VIL
IOH
IOL
IIH
IIL
Margen de ruido
Fan-Out
Retardo
Tabla 1. Valores típicos para las tecnologías TTL y CMOS.
2. Probar prácticamente la tabla de verdad para cada compuerta de la tabla 2.
Esquema
Tipo
Matrícula
Not
74LS04
And
74LS08
Or
74LS32
Nand
74LS00
Nor
74LS02
Tabla 2. Compuertas lógicas más comunes.
3. Calcule el valor de resistencia y disipación de potencia cuando se conecta un LED a la
salida de un inversor de colector abierto 74LS06, si la corriente demandada es 15mA.
Notas:
1. La manera correcta de conectar una carga a una compuerta TTL es como es muestra en
la figura 1.
Figura 1. Conexión de una carga para compuertas TTL.
_____________________________________________________________________________ 7
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
2. Las entradas de las compuertas TTL que no se conectaron son consideradas por lo
general como unos lógicos, aunque pueden variar en cualquier momento y producir errores.
Es altamente recomendable conectarlas a VCC o Tierra según sea necesario.
3. Las entradas de las compuertas CMOS deben conectarse obligatoriamente ya sea a VCC o
a Tierra, de lo contrario el dispositivo se puede dañar. Esta tecnología es altamente sensible
a cargas estáticas.
_____________________________________________________________________________ 8
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 2. DETECTOR DE NIVEL
OBJETIVOS
•
•
Aprender a realizar interfases TTL - Componentes analógicos.
Implementar funciones booleanas utilizando las compuertas comerciales
MARCO TEÓRICO
1. SENSORES
1.1. Sensores ópticos
Este tipo de dispositivos a menudo son llamados fotodetectores. En este caso, la energía
luminosa que entra al cristal de semiconductor excita a los electrones a niveles más altos de
energía, dejando huecos atrás. Posteriormente estos electrones y huecos se alejan unos de
otros, conformando una corriente eléctrica.
Entre los principales fotodetectores se pueden encontrar y clasificar los siguientes:
•
Fotoemisores, que emiten electrones cuando existe energía radiante que incide sobre
material sensible a dicha radiación. Dentro de esta categoría encontramos:
Fototransitores
LASCR (Light Sensitive Sillicon Controlled Rectifier)
•
Fotoconductores, que cambian su resistencia eléctrica debido a la exposición a energía
radiante. Ejemplos:
Fotoresistores
Fotodiodo
•
Fotovoltaicos los cuales generan un voltaje al exponerse a energía radiante. Ejemplo:
Fotoceldas
1.1.1. El Fototransistor
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
El fototransistor es un dispositivo electrónico que genera energía eléctrica a partir de
energía luminosa. Funciona de manera muy semejante a un transistor común, con la
diferencia de que la corriente de base se obtiene por la incidencia de luz sobre una región
de base amplia y expuesta.
El funcionamiento de un fototransistor es el siguiente:
Al exponer el fototransistor a la luz, los fotones entran en contacto con la base del mismo,
generando huecos y con ello una corriente de base que hace que el transistor entre en la
región activa, y se presente una corriente de colector a emisor. Es decir, los fotones en este
caso, reemplazan la corriente de base que normalmente se aplica eléctricamente. Es por
este motivo que a menudo la terminal correspondiente a la base está ausente del transistor.
La característica más sobresaliente de un fototransistor es que permite detectar luz y
amplificar mediante el uso de un sólo dispositivo.
Figura 1. El fototransistor.
La figura 1 muestra un fototransistor, La parte exterior del fototransistor está hecha de un
material llamado epoxy, que es una resina que permite el ingreso de radiación hacia la base
del transistor
El fototransistor se conecta en la configuración de corte y saturación para obtener niveles
lógicos dependiendo de la presencia o ausencia de luz.
1.2.
Sensores de temperatura.
Son aquellos dispositivos electrónicos que convierten una señal calorífica en una señal
eléctrica. Existen diferentes tipos de sensores térmicos como:
•
Termopar. Está constituido por dos alambres metálicos diferentes que, unidos,
desarrollan una diferencia de voltaje entre sus extremos libres que es aproximadamente
proporcional a la diferencia de temperaturas entre estas puntas y la unión.
•
Termistor y RTD. Son elementos cuya resistencia varia conforme se modifica la
temperatura.
•
Sensores semiconductores. Los hay del tipo de diodo o CI. Este tipo de dispositivos
varían su voltaje con respecto a la temperatura, la ventaja de los CIs es que su salida es
lineal en un intervalo muy amplio.
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
1.2.1. Sensor LM35
Los sensores LM35 son sensores de temperatura de precisión en circuito integrado (CI)
cuya salida es linealmente proporcional a la temperatura en grados Celsius. Este tipo de
sensores entregan 10 mV/°C y su conexión solo consiste en polarizar el dispositivo tal y
como se ve en la figura 2.
Figura 2. Conexión de un sensor de temperatura LM35.
2.
COMPARADORES
Los comparadores se construyen con amplificadores operacionales y generalmente su salida
varia entre +Vsat. La figura 3 ilustra las terminales de un amplificador operacional.
Figura 3. Las terminales del amplificador operacional.
Un comparador en lazo abierto es básicamente un amplificador operacional polarizado con
dos señales en las terminales de entrada para ser comparadas. Existen dos tipos de
comparadores dependiendo de la terminal que se utilice para introducir la señal a comparar.
Si la señal se introduce por la entrada inversora el comparador es inversor y su
comportamiento es el de la figura 4.
Figura 4. Comparador inversor.
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Si la señal se introduce por la entrada no inversora el comparador es no inversor y su
comportamiento es el de la figura 5.
Figura 5. Comparador no inversor.
MATERIAL Y EQUIPO
-
Compuertas TTL
1 Amplificador operacional LM324
2 Fototransistores
2 LM35
1 Fuente de alimentación
1 Multímetro
1 Punta lógica
DESARROLLO
1. Resolver el problema dado y obtener la función de salida.
2. Implementarlo físicamente usando el número mínimo de compuertas.
Problema
En una planta química existen cuatro tanques que contienen líquidos que están siendo
calentados. Se usan sensores de nivel de líquido para detectar cuándo en los tanques A y B
el nivel sube por encima de un nivel máximo prefijado, sensores de temperatura en los
tanques C y D que detectan cuándo la temperatura en esos tanques esta por arriba de un
límite. Supóngase que las salidas de los sensores de nivel líquido A y B están bajas cuando
el nivel es satisfactorio y altas cuando llegan al nivel máximo. Las salidas de los sensores C
y D son bajas cuando la temperatura es satisfactoria y altas en caso contrario.
Diseñar un circuito lógico que detecte cuándo el nivel en el tanque A o en el B es alto y al
mismo tiempo la temperatura en cualquiera de los tanques C o D es alta (este no es un caso
real, solo sirve como ejemplo).
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Sugerencia: Utilice como base el diagrama de bloques que se ilustra en la figura 6. Tome
en cuenta que en el diagrama se consideran salidas altas de los sensores para las señales
ópticas y de temperatura evitando el uso de inversores en la lógica de compuertas.
Figura 6. Diagrama de bloques para el problema propuesto.
_____________________________________________________________________________ 5
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 3. Reducción e implementación de funciones utilizando mapas de karnaugh
OBJETIVOS
•
•
Reducir la función lógica para cada segmento en un decodificador BCD a 7 segmentos.
Implementar las funciones booleanas utilizando el menor número de compuertas.
MARCO TEÓRICO
1. Reducción mediante mapas de Karnaugh
El método que a continuación se describe sirve para reducir funciones lógicas de monomios
de cuatro variables. Para facilitar su comprensión se utilizará un ejemplo resuelto paso a
paso.
Ejemplo: La práctica dos de este manual consistía de un problema de cuatro tanques
controlados por nivel y temperatura. La condición del problema es: encender una alarma si
se sobrepasa el límite del tanque A o del B y si se excede la temperatura del tanque C o del
D.
La solución al problema que se obtuvo de manera intuitiva fue S = (A+B)(C+D). ¿Qué
sucede si queremos obtener la función en monomios de manera analítica? Una opción es
utilizar mapas de Karnaugh como se ilustra a continuación.
1. Primero se realiza la tabla de verdad para las dieciséis posibles combinaciones
producidas por las cuatro entradas.
ABCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
S
0
0
0
0
0
1
1
1
0
1
1
1
0
1
1
1
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
2. Después se vacían los datos en una tabla de cuatro por cuatro ubicando cada “uno” o
“cero” en la coordenada que le corresponde por nombre y valor de la entrada (i.e.
entrada A con valor 00, etc.)
AB
CD
00
00
01
11
10
01
0
0
0
0
11
0
1
1
1
10
0
1
1
1
0
1
1
1
3. Agrupe los unos de la tabla en paquetes que sean potencias de dos. Para saber si se
agrupo correctamente realice el siguiente cálculo 2n; n = Entradas en el mapa – número
de entradas que forman la función, el resultado debe ser igual al número de unos que
agrupo.
AB
CD
00
00
01
11
10
01
0
0
0
0
11
0
1
1
1
10
0
1
1
1
0
1
1
1
4. Obtenga la función parcial de cada grupo considerando solamente las entradas que no
cambian de cada agrupación. Las entradas que corresponden tanto a filas como a
columnas se consideran como tal si tienen el valor de uno, y como negadas si tienen el
valor de cero.
Por ejemplo, para la agrupación superior izquierda de la tabla se tiene el siguiente
componente del monomio: BD
Y el monomio total es: S = AC + AD + BC + BD
2. Desplegadores de 7 segmentos
Los desplegadores estan compuestos de 7 leds rectangulares llamados segmentos. Cada
segmento tiene una letra asignada, comienza con la “a” y termina con la “f”. Se enumeran
en el sentido de las manecillas del reloj comenzando con el segmento superior. Existen dos
tipos de desplegadores, los de ánodo común y los de cátodo común, la diferencia es que los
primeros se activan con niveles lógicos cero y los segundos con niveles lógicos uno.
Para ilustrar su funcionamiento se utilizará un desplegador de cátodo común, que
internamente se vería así:
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Usualmente funcionan con 5V y una corriente de 12mA, las características exactas así
como la asignación de terminales se puede revisar en los manuales.
Con un solo desplegador se pueden formar los números decimales del “0” al “9” (se
utilizan decodificadores BCD-7 segmentos) o los números hexadecimales del “0” al “F”
(utilizando decodificadores hexadecimal-7 segmentos).
Si se desea obtener por ejemplo la tabla de un decodificador hexadecimal a 7 segmentos
basta con escribir en cuatro columnas de entrada las16 posibles combinaciones binarias y
en siete columnas de salida las 16 combinaciones correspondientes, tal y como se muestra
a continuación:
Hex
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Entradas
D
C
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Salidas
g
f
0
1
0
0
1
0
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
0
1
1
1
1
1
E
1
0
1
0
0
0
1
0
1
0
1
1
1
1
1
1
d
1
0
1
1
0
1
1
0
1
0
0
1
1
1
1
0
c
1
1
0
1
1
1
1
1
1
1
1
1
0
1
0
0
b
1
1
1
1
1
0
0
1
1
1
1
0
0
1
0
0
a
1
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
Tabla 1. Decodificación BCD/Hexadeciaml a 7 segmentos.
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Como se puede observar en la tabla 1 solo se envía a uno el segmento que se desea
iluminar, de esta forma para desplegar un 8 se iluminan todos los segmentos, la palabra
hexadecimal que se genera para la salida es FF o 7F. Ambas palabras tienen el mismo
efecto cuando “a” es el bit menos significativo.
3. Implementación con compuertas NAND
La implementación con compuertas NAND es muy utilizada para implementar monomios.
Generalmente se utilizan compuertas CMOS por que tienen un mayor numero de entradas
por dispositivo. Para ilustrar su uso se implementará el siguiente monomio.
S = /BC + ABC + /A/C (La diagonal indica negación)
El circuito con compuertas NAND queda de la siguiente manera:
La razón es la siguiente:
La salida de la compuerta 1 es: /(/BC)
La salida de la compuerta 2 es: /(ABC)
La salida de la compuerta 3 es: /(/A/C)
La salida de la compuerta 4 es: / (/(/BC)* /(ABC)* /(/A/C))
Aplicando D’Morgan a la salida tenemos: //(/BC) + //(ABC) + //(/A/C)
Que simplificando es igual al monomio: /BC + ABC + /A/C
MATERIAL Y EQUIPO
-
Compuertas TTL
1 Dip Switch
1 Desplegador de 7 segmentos
Resisitencias
1 Fuente de alimentación
1 Multímetro
1 Punta lógica
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
DESARROLLO
1. Obtenga los siete mapas de karnaugh correspondientes a cada segmento para realizar un
decodificador BCD a 7 Segmentos a partir de la tabla 1.
2. Implemente los segmentos a, b y c utilizando compuertas NAND CMOS, utilize
aquellas cuyo número de entradas sea el más adecuado.
3. Conecte los tres circuitos de segmentos como se ilustra a continuación.
Circuito simplificado para tres segmentos del decodificador BCD- 7 Segmentos.
_____________________________________________________________________________ 5
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 4. Grabación y lectura de una memoria RAM 6116
OBJETIVOS
•
•
Aprender a leer y escribir un dato en una memoria RAM
Utilizar correctamente los buffers para evitar corto circuito y aumentar la corriente.
MARCO TEÓRICO
La memoria 6116 es una memoria de acceso aleatorio de 2k bytes. El bus de direcciones
consta de once terminales (211=2048), el bit menos significativo es A0 y el más
significativo es A10. El bus de datos es de 8 bits y va desde D0 hasta D7. Tiene además una
terminal de habilitación (Chip Select), una que indica modo lectura (WR ) y otra para modo
escritura ( RD ), todas ellas son activas en bajo.
El bus de direcciones sirve como apuntador de la tabla y el de datos es para leer o escribir
el contenido de los campos, por ejemplo:
4
3
2
1
0
21
12
12
13
Dirección
En está tabla el bus de direcciones contiene el número 1, y el dato de esa dirección es 12,
que pude ser leído por el bus de datos. Si por ejemplo desea escribir un 8 en la dirección 4,
se pone este número en el bus de direcciones y un 8 en el bus de datos.
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
El bus de datos es bidireccional (I/0), es decir, por el salen y entran los datos, pero no
simultáneamente. En el momento en que entran los datos a la memoria se le llamará
operación de escritura y al momento en que salen operación de lectura.
El diagrama de tiempos de la operación de lectura se muestra a continuación.
Operación de escritura tiene el siguiente diagrama de tiempos.
Los diagramas de tiempos muestran el orden en que se deben introducir las señales
(address, CS, WE o OE) para escribir o leer adecuadamente una localidad de memoria. La
siguiente tabla muestra la combinación de estas señales para ambas operaciones.
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
MATERIAL Y EQUIPO
-
Una memoria RAM 6116
2 Dip Switch
1 Desplegador de 7 segmentos
2 Buffers 74245
Resisitencias
1 Fuente de alimentación
1 Multímetro
1 Punta lógica
DESARROLLO
Construya un circuito para escribir y leer datos en una memoria RAM 6116. Para facilitar
la construcción de dicho circuito primero lea la siguiente explicación.
Cuando se ejecuta una operación de grabación se tienen niveles externos de voltaje a la
entrada de las terminales (son los datos de entrada). Cuando se realiza la operación de
lectura también hay niveles de voltaje en las terminales, solo que ente caso son internos. Si
se lee alguna localidad de memoria cuando hay un dato de entrada presente se tendrá sin
lugar a dudas un corto en el bus de datos. Para evitarlo es necesario que el bus de datos este
en tercer estado al momento de leer la memoria, para ello se utiliza entonces un buffer
bidireccional, en este caso se utilizará el 74LS245. Con el propósito de evitar que ambas
operaciones se presenten al mismo tiempo se utiliza un inversor entre las terminales WR y
RD .
El buffer 74LS245 también sirve para incrementar la corriente, si desea conectar una carga
a la memoria se debe pasar primero por un buffer.
Construya el circuito de la figura 2 y almacene en las primeras 16 localidades de memoria
los datos necesarios para que el desplegador de 7 segmentos muestre los números del 0 al F
hex, según sea la localidad de memoria escogida. Para conectar la memoria guíese en el la
figura 1.
Figura 1. Asignación de terminales.
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Grabación de la memoria RAM
1.
2.
3.
4.
5.
Deshabilitar la memora (poner CS a uno)
Poner en el bus la dirección en la cual se desea escribir
Poner a WR cero y RD a uno.
Poner el dato a grabar en el bus de datos.
Activar CS (mandarlo a cero con un pulso).
Lectura de la memoria RAM
1.
2.
3.
4.
5.
Deshabilitar la memora (poner CS a uno)
Poner en el bus la dirección que se desea leer.
Poner a WR uno y RD a cero.
Asegurarse de que no existan datos en el bus de datos.
Activar CS (mandarlo a cero con un pulso).
Nota:
En el circuito no se han polarizado los integrados, las terminales no usadas de la memoria
deben conectarse a tierra mediante una resistencia de 10kΩ. Se muestra como introducir los
datos para evitar cortos pues el bus es bidireccional, sin embargo las direcciones son solo
puertos de entrada y basta con introducirlas con un micro interruptor (dip switch).
Figura 1. Circuito propuesto.
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 5. Calculadora con GAL
OBJETIVOS
•
•
Reducir la función lógica para cada operación aritmética que se indique.
Implementar las funciones booleanas utilizando GALs.
MARCO TEÓRICO
Los GALs (Generic Array Logic) son arreglos de compuertas basados en celdas
reconfigurables con tecnología E2 CMOS (Eléctricamente borrable). Este arreglo permite
implementar funciones booleanas mediante programación. Por ejemplo, en la siguiente
figura se ilustra la implementación de la función X=/AB+AB+/A/B.
Para generar el código del GAL se utilizan programas como ABEL, Foundation, Palasm,
entre otros. En este caso se utilizará Palasm, para lo cual siga los siguientes pasos:
Primero realice su programa en cualquier editor de textos observando el siguiente patrón:
;---------------------------------- Declaration Segment -----------TITLE EJEMPLO.PDS
PATTERN A
REVISION 1.0
AUTHOR YO
COMPANY ITESM
DATE 31/04/2002
CHIP DECODER PAL16V8
;---------------------------------- PIN Declarations ---------------
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PIN
PIN
PIN
PIN
PIN
PIN
2
3
10
12
13
20
A
B
GND
SA1
SA3
VCC
COMBINATORIAL
COMBINATORIAL
COMBINATORIAL
COMBINATORIAL
; INPUT
; INPUT
; INPUT
; OUTPUT
; OUTPUT
; INPUT
;----------------------------------- Boolean Equation Segment -----EQUATIONS
SA1 = /A
SA3 = /B
;---- Este programa funciona como inversor de las entradas A y B -----
El programa comienza con la declaración de segmento en donde escribimos el título
(Nombre de nuestro archivo con extensión pds), patrón, revisión, autor compañía y fecha.
El último segmento es el GAL que se va a utilizar y es muy importante que coincida con el
que se tiene físicamente.
En la declaración de terminales se pone el número de terminal, el nombre que desea darle,
el tipo de terminal (combinatoria o secuencial) y su función (entrada o salida).
En la sección de ecuaciones se edita la ecuación comenzando con el nombre de la terminal
de salida, el signo de igual y la ecuación en función de las variables de salida. La operación
AND, OR y NOT se realizan con los símbolos “*”, “+” y “/” respectivamente.
Una vez terminado el programa guardarlo como archivo de texto utilizando la extensión
pds.
Para compilar el programa se utiliza el paquete Palasm, al abrirlo primero hay que cargar
el archivo como se muestra
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Entonces aparece una ventana en donde escribimos el nombre del archivo con extensión
pds, si no lo encuentra cambie primero el directorio hacia la ubicación del archivo, para
aceptar teclee F10 en todos los casos. Una vez cargado se podrá leer en el recuadro inferior
derecho el nombre del archivo y el GAL que utilizará.
Para compilar haga lo siguiente
Este proceso generará un archivo con el mismo nombre que el de su diseño pero con
extensión jed. Este archivo es el que se tiene que cargar en el GAL, para ello se utiliza el
programa SP3. Al abrirlo primero se tiene que cargar el archivo jed que ha sido creado
como se ilustra:
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Ya que ha sido cargado hay que seleccionar el tipo de GAL, para ello escogemos la opción
Select by Device
y aparece la siguiente ventana, en la cual seleccionamos la matricula base del GAL, el
fabricante y como tipo se escoge PLD, en este caso se ha seleccionado un GAL16V8 (que
es lo que se escribió en la declaración de segmento del programa).
Hecho lo anterior es momento de programar el GAL, para ello se selecciona Funtion Select
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
entonces aparece una ventana sobre la cual se presiona Run para así concluir con la
programación del GAL.
MATERIAL Y EQUIPO
-
2 Gal 16V8
2 Dip Switch
2 Desplegadores de 7 segmentos
2 Decodificadores BCD - 7 segmentos 74LS48
4 Buffers 74LS245
Resisitencias
1 Fuente de alimentación
1 Multímetro
1 Punta lógica
DESARROLLO
La práctica consiste en construir una calculadora que realice las siguientes operaciones con
enteros: suma, resta, multiplicación y división.
1. Obtenga los siete mapas de karnaugh correspondientes a cada operación.
2. Implemente todas las operaciones utilizando dos GALs (uno para multiplicación y
suma, el otro para resta y división).
3. Conecte los dos GALs a los decodificadores utilizando buffers para evitar corto circuito
como se ilustra en la figura 2.
Como ejemplo se muestra cómo obtener la tabla de verdad para la multiplicación de dos
números de 2 bits.
_____________________________________________________________________________ 5
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
A1 A0
B1
B0 M3 M2 M1 M0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
1
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
1
0
0
0
0
0
0
1
1
0
1
0
0
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
0
0
1
Tabla 1. Tabla de verdad de la multiplicación.
La operación de suma será para dos números de tres bits. La operación de resta es para dos
números de tres bits y un signo (solo signo en el resultado), y la operación de división para
dos números de tres bits indicando solamente como resultado un número entero (ej. 5/2=2).
Figura 2. Diagrama a bloques de la calculadora
_____________________________________________________________________________ 6
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 6. Banda transportadora
OBJETIVOS
•
•
Simular un proceso de manufactura utilizando GALs
Utilizar correctamente los contadores y los temporizadores.
MARCO TEÓRICO
Contadores
Los contadores son dispositivos electrónicos que tienen su base en los divisores de
frecuencia. Para ilustrar su funcionamiento se dibujará el diagrama de tiempos de un divisor
de frecuencia, ver figura 1 .
Figura 1. Diagrama de tiempos de un divisor de frecuencia
Se puede observar que la señal de entrada (CLK) se divide por dos en QA y por cuatro en
QB. Sin embrago, el efecto que nos interesa es que cuando QB vale cero, QA vale cero y
CLK vale cero eso es el numero binario QB, QA, CLK = 000, cuando CLK cambia de cero
a uno entonces se tiene 001, y así sucesivamente hasta tener 111. Este es un contador de
tres bits y puede contar del cero al siete cíclicamente.
El contador que se utilizará en está práctica es el 74LS190. Este contador permite contar
desde 0 hasta 9 (la salida esta en las terminales QA-QD), tiene una señal de reloj en donde
se introduce la señal del evento que se esta contando (CLK), dos señales de salida que
indican cuando se a concluido el conteo (RCO, MAX/MIN), cinco entradas para asignar un
número al inicio del conteo (LOAD, A-D), un habilitador (CTEN) y una terminal para
escoger entre conteo hacia arriba y conteo hacia abajo (D/U). Para conocer la asignación de
las terminales y características eléctricas del 74LS190 revise el manual TTL Data Book. En
la figura 2 se muestra la asignación de terminales.
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Figura 2. Asignación de terminales del 74LS190.
Para entender el funcionamiento de este dispositivo es conveniente recurrir al diagrama de
tiempos del mismo. En la figura 3 se observa el diagrama de tiempos.
Figura 3. Diagrama de tiempos del contador 75LS190.
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Temporizadores
Los temporizadores son dispositivos que permiten controlar el tiempo que dura un evento.
En esta práctica se utilizará un circuito integrado electrónico con matricula LM555. Este
dispositivo analógico funciona básicamente con un par de comparadores (amplificadores
operacionales), transistores y Flip-Flops.
El temporizador LM355 tiene diferentes aplicaciones según sea el modo de operación con
el que se trabaje, a nosotros nos interesa el modo de oscilador monoestable. En este modo
el circuito se dispara por cierto tiempo después de que ha recibido un pulso de inicio. La
duración del pulso de salida esta determinada por un capacitor y una resistencia mediante la
siguiente fórmula (Se obtiene el período):
T = 1.1 RAC
o directamente a partir de la siguiente tabla:
Finalmente, el circuito del 555 como oscilador monoestable es el siguiente:
Donde la entrada es por la terminal 2 (Trigger), y la salida por la 3. El voltaje de
alimentación entre 5 y 15 Volts.
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
MATERIAL Y EQUIPO
-
Un temporizador LM555
Un contador 74LS190
2 Motores de CD
2 Bandas transportadoras
Un GAL
Un decodificador de BCD a 7 segmentos
Un desplegador de 7 segmentos
DESARROLLO
Diseñar e implementar el proceso que se explica a continuación. Un sistema consta de dos
bandas transportadoras (B1 y B2). La banda 1 transporta pequeñas piezas que han de ser
trabajadas y posteriormente acumuladas en una caja. La banda 2 contiene cajas, cada caja
contendrá nueve piezas que han sido anteriormente procesadas. El siguiente diagrama
facilita la comprensión del proceso:
Figura 4. Diagrama del proceso.
La banda 1 y la banda 2 son perpendiculares, tanto las piezas como las cajas se colocan con
la mano al inicio de la banda. El sensor queda libre a elección del estudiante, el proceso
debe ser creativo, no es necesario que trabaje realmente sobre la pieza pero tampoco puede
ser que se encienda un led.
Los pasos para el funcionamiento del proceso son:
1. El sistema inicia apagado, sin piezas en la banda 1 ni caja en la banda 2, las dos bandas,
el proceso y el temporizador están apagados.
2. Se enciende el interruptor (On/Off), automáticamente se enciende la banda 2 y se
detiene hasta que el sensor 2 indique que la caja esta en posición para recibir las piezas.
3. Comienza a moverse la banda 1.
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
4. Cuado el sensor 1 detecta la pieza se manda el pulso de inicio para el temporizador y
comienza el proceso (la banda uno sigue caminado), Un segundo temporizador con
tiempo mayor que T1 da tiempo para que la pieza acabe de recorrer la banda y caiga en
la caja.
5. La novena pieza debe ser procesada y caer en la caja, después se detendrá la banda 1 y
comienza a moverse la bada 2, se resetea el contador y se espera una nueva caja en la
banda 2 para iniciar el ciclo nuevamente.
Este problema se debe resolver en pasos:
•
•
•
•
•
•
Primero arme los temporizadores, el contador y el sensor.
Comience la construcción de las bandas.
Construya el circuito de potencia para encender los motores.
Realice la tabla de verdad de el ciclo, considere todos los sensores y actuadotes del
sistema.
Implemente las funciones lógicas en un GAL.
Integre todos los circuitos y los componentes mecánicos.
Es muy importante ir probando el funcionamiento de cada etapa, no avance a la siguiente
etapa hasta que el circuito o dispositivo mecánico que este probando funcione
correctamente.
_____________________________________________________________________________ 5
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 8. Bandas transportadoras con PLC
OBJETIVOS
•
•
Simular un proceso de manufactura utilizando PLCs
Utilizar las funciones básicas del PLC.
MARCO TEÓRICO
Controladores Lógicos Programables (PLCs)
Los PLCs son dispositivos electrónicos que permiten almacenar una secuencia de ordenes y
ejecutarlas de forma cíclica para realizar una tarea.
Aunque se podría pensar que es el equivalente a una computadora, existen diferencias entre
ambos. El PLC está diseñado para trabajar en ambientes industriales, ejecutar su programa
de forma indefinida y es menos propenso a fallos que una computadora convencional.
Además, su programación está mas orientada al ámbito industrial, incluso existen lenguajes
que "simulan" el comportamiento del equipo con el de un sistema de relevadores.
Tipos de PLCs
Existen dos tipos de PLCs, los modulares y los compactos. Los modulares como su nombre
lo indica están compuestos por módulos: modulo de entrada, salida, CPU, comunicaciones,
fuente de alimentación, etc. Los compactos son PLC que no pueden crecer mas en
hardware, aunque son bastante útiles en aplicaciones sencillas. La figura 1 muestran
algunos componentes de un PLC modular S7-224.
Figura 1. Componentes de un PLC S7-224
Operaciones del PLC
Los PLCs soportan las siguientes operaciones:
•
Aritméticas. Como la suma, resta, división y multiplicación.
•
Lógicas. Operaciones AND, OR, NOT, XOR
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
•
Comparación. Pueden comparar bits, bytes, palabras y palabras dobles.
•
Temporización. Se realiza con un factor de escalamiento y una base de tiempo . (1, 10 o
100 ms)
•
Conteo. Se permiten operaciones de conteo tradicional y conteo rápido.
El ciclo de la CPU
La CPU S7-200 se ha previsto para que ejecute cíclicamente una serie de tareas, incluyendo
el programa de usuario. Dicha ejecución se denomina ciclo del PLC. Durante el ciclo que
se muestra en la figura 2, la CPU ejecuta la mayoría de las tareas siguientes (o todas ellas):
Figura 2. Ciclo del PLC.
•
•
•
•
•
Lee las entradas.
Ejecuta el programa de usuario.
Procesa las peticiones de comunicación.
Efectúa un autodiagnóstico.
Escribe en las salidas.
Leer las entradas digitales
Al principio de cada ciclo se leen los valores actuales de las entradas digitales y se escriben
en la imagen del proceso de las entradas. La CPU reserva un espacio de la imagen del
proceso de las entradas en incrementos de ocho bits (un byte). Si la CPU o el módulo de
ampliación no proveen una entrada física para cada bit del byte reservado, no será posible
asignar dichos bits a los módulos siguientes en la cadena de E/S o utilizarlos en el programa
de usuario. Al comienzo de cada ciclo, la CPU pone a 0 estos bits no utilizados en la
imagen del proceso. No obstante, si la CPU asiste varios módulos de ampliación y no se
está utilizando su capacidad de E/S (porque no se han instalado los módulos de
ampliación), los bits de entradas de ampliación no utilizados se pueden usar como marcas
internas adicionales.
Ejecutar el programa
Durante esta fase del ciclo, la CPU ejecuta el programa desde la primera operación hasta la
última. El control directo de las entradas y salidas permite acceder directamente a las
mismas mientras se ejecuta el programa o una rutina de interrupción.
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Además, la CPU procesa los mensajes que haya recibido por el puerto de comunicación.
Efectuar el autodiagnóstico de la CPU
Durante el autodiagnóstico se comprueba el firmware de la CPU y la memoria del
programa (sólo en modo RUN), así como el estado de los módulos de ampliación.
Escribir en las salidas digitales
Al final de cada ciclo, la CPU escribe los valores de la imagen del proceso de las salidas en
las salidas digitales. La CPU reserva una espacio de la imagen del proceso de las salidas en
incrementos de ocho bits (un byte). Si la CPU o el módulo de ampliación no proveen una
salida física para cada bit del byte reservado, no será posible asignar dichos bits a los
módulos siguientes en la cadena de E/S.
MATERIAL Y EQUIPO
-
Un PLC S7-224 o 216
2 Motores de CD
2 Bandas transportadoras
Una PC con windows 95, 98 o NT y STEP 7 Micro WIn.
Un decodificador de BCD a 7 segmentos
Un desplegador de 7 segmentos
Inversores 74LS06
DESARROLLO
Utilice el programa Step 7 para programar el PLC como se vio en clase. La conexión del
PLC se realiza como se lustra en la figura 3.
Figura 3. Conexión del PLC con la PC.
La forma de programar el PLC ha sido vista en clase, sin embargo para obtener información
detallada recurra al manual del PLC disponible en Course Documents de BlackBoard.
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Esta práctica es equivalente a la practica número seis, solo que el problema se resuelve
utilizando las operaciones lógicas del PLC para implementar las funciones boolenanas
obtenidas para el GAL.
A diferencia de la práctica seis, no es necesario conectar los temporizadores o contadores
como dispositivos externos ya que estos se programan internamente en el PLC. Las
entradas al PLC se conectan en su mayoría utilizando inversores de colector abierto para
conseguir los 24 volts requeridos. Las salidas son a relevador.
En la figura 4 se muestra el diagrama del proceso. Note que el funcionamiento del mismo
es exactamente igual al de la práctica 6. lo que cambia es el dispositivo electrónico con el
cual se resuelve el problema.
Figura 4. Diagrama del proceso.
Los pasos para el funcionamiento del proceso son:
1. El sistema inicia apagado, sin piezas en la banda 1 ni caja en la banda 2, las dos bandas,
el proceso y el temporizador están apagados.
2. Se enciende el interruptor (On/Off), automáticamente se enciende la banda 2 y se
detiene hasta que el sensor 2 indique que la caja esta en posición para recibir las piezas.
3. Comienza a moverse la banda 1.
4. Cuado el sensor 1 detecta la pieza se manda el pulso de inicio para el temporizador y
comienza el proceso (la banda uno sigue caminado), Un segundo temporizador con
tiempo mayor que T1 da tiempo para que la pieza acabe de recorrer la banda y caiga en
la caja.
5. La novena pieza debe ser procesada y caer en la caja, después se detendrá la banda 1 y
comienza a moverse la bada 2, se resetea el contador y se espera una nueva caja en la
banda 2 para iniciar el ciclo nuevamente.
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 9. Proceso secuencial con PLC
OBJETIVOS
•
•
Simular un proceso secuencial de manufactura utilizando PLCs
Utilizar las funciones de control secuencial del PLC.
MARCO TEÓRICO
Un proceso secuencial es aquel que evoluciona en forma de pasos, es decir, cumple con las
etapas del proceso dependiendo de la variación de las variables externas. Por ejemplo, el
proceso de una banda transportadora que se detiene al pasar una pieza seria como sigue:
El proceso comienza cuando la banda esta apagada, se cierra un interruptor y la banda
comienza a girar, cuando una pieza atraviesa un sensor se detiene durante 5 segundos y
después se vuelve a encender hasta que cruce otra pieza.
Para poder implementar el control de este proceso en un PLC es necesario modelar dicho
proceso primero. Una herramienta muy útil es llamada diagramas de estados y se resume en
lo siguiente:
Un estado es equivalente a un paso, en donde se ejecuta una acción. Gráficamente se
representa con un círculo. Las acciones se escriben sobre una diagonal que sale de cada
círculo.
Una transición es un evento que indica cuando se puede pasar de un estado a otro.
Gráficamente se representa con un arco que une dos estados, o un solo estado. Las
transiciones se escriben la flecha del arco.
El diagrama de estados para el ejemplo de la banda queda como se muestra en la figura 1:
Figura 1. Diagrama de estados.
En el ejemplo no se ha considerado el caso cuando se abre el interruptor, pero basta con
dibujar un arco desde los estados uno y dos al estado cero indicando como transición
“interruptor abierto”
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Relevadores de control secuencial
Para realizar la implementación del diagrama de estados en el PLC se utilizan los
relevadores de control secuencial, básicamente son variables energizadas durante un
instante de tiempo determinado por las condiciones de la transición. Es decir, un evento
pone a uno un estado y así se mantiene hasta que un segundo evento resetea dicho estado.
El proceso descrito se puede realizar utilizando variables de memoria (V) aunque existe una
herramienta que lo facilita, los relevadores conocidos como SCR (secuential control relay).
Para utilizar un SCR se deben aplicar los siguientes tres comandos:
La operación Cargar relé de control secuencial indica el comienzo de un segmento SCR.
Si el bit S está activado se habilita la circulación de la corriente hasta el segmento SCR. La
operación LSCR se debe finalizar con una operación SCRE.
La operación Transición del relé de control secuencial identifica el bit SCR que se debe
habilitar (el siguiente bit S a activar). Cuando la corriente fluye hasta la bobina o hasta el
cuadro FUP, el bit S direccionado se activa y el bit S de la operación LSCR (que habilitó
este segmento SCR) se desactiva.
La operación Fin del relé de control secuencial indica el fin de un segmento SCR.
Para mayor información recurra al manual del PLC ubicado en Course Documents de
BlackBoard.
MATERIAL Y EQUIPO
-
Un PLC S7-224 o 216
2 Motores de CD
2 Bandas transportadoras
Una PC con windows 95, 98 o NT y STEP 7 Micro WIn.
Un decodificador de BCD a 7 segmentos
Un desplegador de 7 segmentos
Inversores 74LS06
DESARROLLO
Esta práctica tiene básicamente el mismo funcionamiento que el de la práctica anterior,
pero la forma de resolver el programa es completamente diferente. El la práctica ocho se
implementaron funciones lógicas, en este caso se implementarán los estados del diagrama
de estados que se haya obtenido.
Igual que en la práctica ocho los temporizadores y los contadores se programan en el PLC,
pero difieren en lo que se espera del sistema. Anteriormente era muy difícil detener la
banda transportadora cuando entraba una pieza a un proceso, ahora es muy sencillo porque
la transición puede o no depender de la posición de cada pieza.
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
En la figura 2 se muestra el diagrama del proceso. Note que el funcionamiento del mismo
es casi igual al de la práctica 8 excepción hecha de algunos cambios que a continuación se
explican. Observe que también se ha agregado un sensor más en la banda uno.
Figura 2. Diagrama del proceso.
Los pasos para el funcionamiento del proceso son:
1. El sistema inicia apagado, sin piezas en la banda 1 ni caja en la banda 2, las dos bandas,
el proceso y el temporizador están apagados.
2. Se enciende el interruptor (On/Off), automáticamente se enciende la banda 2 y se
detiene hasta que el sensor 2 indique que la caja esta en posición para recibir las piezas.
3. Comienza a moverse la banda 1.
4. Cuado el sensor 1 detecta la pieza se manda el pulso de inicio para el temporizador y
comienza el proceso, se detiene la banda 1.
5. Cuando el sensor al final de la banda cuenta cada pieza indiza el número en un
desplegador de 7 segmentos, se deben tener 7 piezas en cada caja.
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 11. Circuitos Neumáticos Simples
Objetivo
Estudiar los conceptos de preparación de aire, actuadores lineales y válvulas e implementar
los circuitos básicos de neumática.
Marco Teórico
La neumática se refiere a la utilización de gases como sistemas impulsores. Está
transmisión de potencia mediante gases puede convertirse en potencia mecánica. Se tiene
que todos los gases pueden comprimirse y además, el aire comprimido es elástico (ejerce
presión sobre todas las superficies del continente que ocupa). Considerando a la fuerza
como el efecto de empujar o tirar de una superficie, entonces el aire genera una fuerza (F)
sobre un área de superficie (A) y a presión (P) conocidas a razón de F = P*A (Ley de
Pascal).
Preparación del aire
El primer paso para trabajar con un sistema neumático consiste en preparar el aire
comprimido, por lo general este sale del compresor con impurezas (grasa, agua, polvo...)
que deben ser removidas al entrar al sistema. Para realizar esta tarea se utiliza una unidad
de mantenimiento (conocida como FRL – Filtro, Regulador, Lubricador – ). El filtro se
encarga de remover las impurezas del aire. El regulador, como su nombre lo indica, regula
la presión del aire (La presión de trabajo es normalmente de 60 a 100 PSI). Y el lubricador
se encarga de dosificar aceite en el aire para los cilindros y evitar desgaste. Cada uno de los
tres componentes del FRL tiene un símbolo particular, pero por lo general se unifican en el
símbolo de la unidad de mantenimiento que se muestra a continuación.
Actuadores lineales.
Ahora es necesario comprender el funcionamiento de los actuadores neumáticos lineales. A
menudo conocidos como pistones o cilindros neumáticos, estos actuadores se encargan de
generar un movimiento lineal, el símbolo y partes de un cilindro se muestran a
continuación:
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Los cilindros lineales más comunes son:
Los cilindros de simple efecto son los más sencillos y funcionan básicamente de la
siguiente manera: En el caso del “a-“ el aire entra por el puerto de la tapa ocasionando que
este se extienda, cuando se retira el aire, el resorte interior de la cabeza hace que se retraiga.
El cilindro de doble efecto se extiende cuando entra aire por la tapa y sale por la cabeza y,
se retrae cuando entra por la cabeza y sale por la tapa.
Aparte de los actuadores lineales también los hay rotatorios, como los que utilizan para
apretar y aflojar las tuercas los mecánicos, pero estos no serán estudiados en este curso.
Válvulas
Las válvulas son las encargadas de mover los cilindros, las válvulas se pueden ver como
llaves que se abren o cierran para permitir el flujo de aire hacia los cilindros. La
representación de una válvula es mediante recuadros alineados horizontalmente y se
nombran de acuerdo a sus posiciones y sus vías. A continuación se ilustra la simbología de
una válvula y la forma de llamarla.
Esta válvula tiene dos posiciones, la de la derecha siempre se llama la posición normal y
dependiendo de la dirección del flujo de aire en sus vías es que se obtiene el nombre
completo de la misma. También tiene tres vías (solo se cuentan las de la posición normal) y
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
dos accionamientos, que son los que permiten alternar entre posiciones. Finalmente, esta
válvula se llama 3/2 (tres vías, dos posiciones) y se lee tres dos.
Las vías de la posición normal son las únicas que se enumeran y, se hace indicando con el
número uno a la entrada de presión, los números dos y cuatro son salidas hacia los
actuadores y las tres y cinco son escapes.
Válvula 2/2
La válvula más simple es la 2/2 NC, su símbolo se muestra abajo a la izquierda. Observe
que hay dos tapones en la posición normal y un conducto de la vía uno a la dos en la
posición complementaria. Por los tanto, como no hay flujo de aire en la posición normal, el
nombre completo de esta válvula es 2/2 NC. (normalmente cerrada). Todas las válvulas
tienen una complementaria y la de la 2/2 NC es la 2/2 NO (normalmente abierta), su
símbolo es el mismo con las posiciones mutuamente intercambiadas.
Cuando la válvula esta en su posición normal no hay flujo de aire, cuando se esta en la
complementaria (equivale a que la válvula se mueva a la derecha) hay flujo y el circuito
que se tenga alimentado a la vía dos funcionará. Simbologicamente es así, pero realmente
ocurre moviendo un vástago de izquierda a derecha y de derecha a izquierda tapando y
destapando las vías con unas gomas. La siguiente figura ilustra el proceso.
Esta válvula se aplica básicamente en sensores neumáticos, botones y llaves.
Válvula 3/2
La válvula que se muestra a la izquierda en la siguiente figura es una 3/2 NC (tres vías, dos
posiciones y como tiene un tapón en la entrada de presión esta cerrada). A su derecha esta
la 3/2 NO.
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Funciona de manera similar a la 2/2 como se ilustra enseguida
Esta válvula se utiliza principalmente con cilindros de simple efecto
Válvula 4/2
Se muestra la 4/2 12 y su complementaria la 4/2 14, ahora se nombran de acuerdo a las vía
conectada con la uno (por donde entra y sale el aire en su posición normal).
Físicamente se constituye de la siguiente manera
Esta válvula se utiliza en cilindros de doble efecto, pero no es la más común pues resulta
más complicada su manufactura.
Válvula 5/2
Los símbolos de las válvulas 5/2 12 y 5/2 14 se tienen abajo
Físicamente se tiene un funcionamiento ilustrado por la siguiente figura:
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Esta válvula se utiliza con los cilindros de doble efecto.
Válvula 5/3
El símbolo de esta válvula es el siguiente, note que la posición normal es en medio.
Funciona como se muestra en la figura
Este cilindro se utiliza con cilindros de doble efecto sin vástago.
Accionamientos
Son los encargados de realizar ese movimiento de izquierda a derecha y viceversa en las
válvulas, pueden ser desde un simple botón hasta un solenoide. Se dibujan a los costados
de la válvula y si están activos la válvula estará en la posición de dicho accionamiento. Por
ejemplo, en la siguiente figura se tiene una válvula 2/2 con un muelle para la posición
normal y un botón para la posición complementaria. El efecto del muelle es que la válvula
siempre esta cerrada a menos que se presione el botón que es cuando se abre.
Algunos de los accionamientos más comunes son:
_____________________________________________________________________________ 5
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Material
Maletín de prácticas de neumática.
Desarrollo
1. Construir y simular en Automation Studio ® un circuito que extiende y retrae el vástago
de un cilindro con un par de botones.
Durante la práctica utilice los pulsadores verde y negro y el botón de emergencia para
alimentar / inhibir todo el circuito.
Regule el caudal para que se extienda a la misma velocidad a la que se retrae y compruebe
la ley de Pascal disminuyendo la presión en el sitema.
2. Construir y simular en Automation Studio ® un circuito que extienda y retraiga un par
de cilindros con un par de botones y un par de sensores. Los botones servirán para
controlar el primer cilindro y los sensores acoplados en el vástago moverán el segundo
cilindro en sentido inverso; es decir, cuando el cilindro uno se extienda el dos se retrae
y viceversa.
_____________________________________________________________________________ 6
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
3. Construir y simular un circuito que extienda y retraiga alternadamente los tres cilindros
utilizando un par de botones y sensores (diseño abierto al estudiante).
_____________________________________________________________________________ 7
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
PRÁCTICA 10. Circuitos Neumáticos Secuenciales
Objetivo
Estudiar los conceptos de lógica combinatoria y secuencial para circuitos neumáticos y
realizar su implementación.
Marco Teórico
Compuertas lógicas
Se utilizan principalmente las compuertas AND, OR y NOT, a continuación se muestra el
símbolo, tabla de verdad y estructura interna de ellas:
And
Or
Memorias
En neumática la memoria de uso corriente es equivalente a un Latch Set - Reset (SR), la
siguiente figura muestra el símbolo y estructura interna de la memoria.
Grafcet
Método Francés cuyas siglas significan (Graphe de Comands Etape / Transition, gráfico de
mando etapa / transición), sirve para modelar procesos secuenciales. Esta compuesto de
etapas, transiciones y acciones, las primeras se dibujan como recuadros que contienen el
número de etapa, por lo general la primera etapa se dibuja con un doble recuadro. Las
transiciones se dibujan entre etapas como una línea vertical partida por un segmento de
recta horizontal, al lado derecho de cada transición se escriben el identificador de dicha
_____________________________________________________________________________ 1
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
transición. Las acciones se escriben en un recuadro dibujado a la derecha de cada etapa y
conectado a la misma mediante una línea, se utiliza un recuadro por cada acción.
La siguiente figura muestra el Grafcet de un proceso que consiste en colocar una foco en
una base con una ranura y un resorte en la parte inferior (derecha):
La acción de la etapa uno (etapa inicial con doble recuadro) es bajar el foco, se continua
esta acción hasta que se ha tocado el fondo, entonces se pasa a la etapa dos (y se deja de
hacer todo lo que se estuviera haciendo en la uno). La etapa dos consiste en girar el foco
para que quede acomodado en la hendidura y no se salga, al tocar con la pared derecha de
dicha hendidura se pasa a la etapa tres. La etapa tres no tiene ninguna acción, pero como es
una etapa diferente se ha dejado de meter presión hacia abajo y de girar hacia la derecha el
resorte ocasiona que la patilla del foco toque con la parte superior de la ranura, esto es la
transición que indica que se ha terminado el proceso. Por lo general se cierra el ciclo
colocando un enlace entre la transición tres y la uno cuando se requieren procesos
repetitivos, pero este no es el caso.
Secuenciadores
El diagrama de conexión de un secuenciador se realiza a partir del Grafcet. Se utiliza el
mismo número de módulos de etapa que de etapas en el Grafcet, la entrada es por la parte
inferior izquierda (observe que los módulos tienen líneas diagonales punteadas que indican
el flujo de la señal) y la salida por la parte superior. Por ejemplo, en el Grafcet de abajo la
entrada a la etapa 2 es “a1”, en el diagrama “a1” se conecta a la izquierda del actuador 2
indicando que esta entrada lo activa, la salida es “b+, a-” se escribe en la parte superior del
actuador.
_____________________________________________________________________________ 2
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
Físicamente los secuenciadores se componen del módulo de cabeza, los módulos de etapa,
el módulo de desviación y el módulo de cola. El módulo de cabeza es en donde se alimenta
al secuenciador, tiene un par de señales A y B que marcan el fin y principio del ciclo, estas
señales se deben unir con sus correspondientes A y B del módulo de cola. El módulo de
desviación no es necesario en la mayoría de las aplicaciones. Para el correcto
funcionamiento de los secuenciadores estos no deben presentar fugas y tener una presión
suficientemente alta (aprox. 80 psi). La siguiente figura muestra el diagrama físico de los
secuenciadores.
Temporizadores
Su función es la de contar un cierto tiempo después de haber recibido una señal de entrada
y entonces generar una señal de salida para indicar que el tiempo ha transcurrido. Al recibir
la señal de entrada comienza a llenarse de aire una cámara interna, el tiempo se ajusta
_____________________________________________________________________________ 3
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
regulando el caudal de aire que entra, cuando la cámara se llena dispara la salida. El
símbolo de un temporizador se ilustra a continuación.
Material
Maletín de prácticas de neumática.
Desarrollo
1. Construir y simular en Automation Studio ® un circuito que extiende y retrae el vástago
de un cilindro con un par de botones combinados con una compuerta OR y un par de
llaves combinadas con una compuerta AND.
Durante la práctica utilice los pulsadores verde y negro, las llaves de dos y tres posiciones y
el botón de emergencia para alimentar / inhibir todo el circuito.
Recuerde que si se aplica señal a ambas entradas de la válvula 5/2 no se producirá
movimiento.
2. Construir y simular en Automation Studio ® un circuito que extienda y retraiga un par
de cilindros con un botón, un par de sensores y tres secuenciadores. Ambos cilindros
estan inicialmente retraídos. El botón marca el inicio de ciclo, el cilindro “A” se
_____________________________________________________________________________ 4
ITESM Campus Toluca
CVH
MANUAL DE PRÁCTICAS DEL LABORATORIO DE SISTEMAS LÓGICOS
extiende, al llegar al final de la carrera se retrae automáticamente, cuando este
completamente retraído se extiende y retrae automáticamente el cilindro “B”,
finalmente se mantiene en espera de un nuevo ciclo (encendiendo un indicador visual).
3. Construir y simular un circuito que extienda y retraiga los tres cilindros de manera
similar a la del circuito dos, el ciclo comienza (o se reanuda) ya sea con la salida del
temporizador “o” utilizando un botón (diseño abierto al estudiante).
_____________________________________________________________________________ 5
ITESM Campus Toluca
CVH

Similar documents