Kostenoptimiertes Leiterplattendesign.

Kostenfaktoren
bei der Herstellung
von
Leiterplatten
Vortrag
Albert Schweitzer
FINELINE Switzerland
25.05.2016 Vers. 1.1
Inhaltsangabe
Inhalt
Allgemeines
Herstellung einer Multilayer Leiterplatte
Schritt für Schritt erklärt
Kostenfaktoren bei der Herstellung von
Leiterplatten
Welche Prozessschritte verursachen
welche Kosten? Herstellung eines
Grundkosten-Index
Verschiedenes und Schlussbemerkungen
Allgemeines
Allgemeines
Nur wer den Herstellungsprozess einer Leiterplatte
kennt, kann mögliche Kosteneinsparpotenziale
bei der Leiterplatte nutzen.
Im folgenden Vortrag:
„Kostenoptimiertes Leiterplattendesign“,
möchte ich Ihnen vermitteln wie eine MultilayerLeiterplatte hergestellt wird und welche Features
und Faktoren dabei letztendlich Kosten verursachen.
Herstellung einer Multilayer Leiterplatte
Herstellung einer Leiterplatte
Wichtige Anmerkung:
Der im Folgenden dargestellte Produktionsprozess
ist in der Leiterplattenindustrie sehr verbreitet. Es ist
jedoch wichtig zu wissen, dass für jeden hier
beschriebenen Produktionsschritt verschiedene
Alternativen existieren. Bedingt durch neue
Technologien ist der Leiterplattenproduktions-Prozess
einem stetigen Wandel unterworfen.
Die Arbeitsschritte beim Herstellen einer Leiterplatte
The steps to manufacture a PCB
Herstellen einer Leiterplatten
Arbeitsschritt
Step
01 Aufbereitung der Kundendaten
01 DFM – Design for Manufacturing
02 Technische Fragen
02 Engineering Questions
03 Materialvorbereitung
03 Preparation of Material
04 Arbeitsfilmerstellung mittels Laserplotter
04 Preparation of Artwork
05 Reinigungsprozess des Innenlagenkerns
05 Pre-Clean process of innerlayer core
06 Laminieren des Innenlagenkerns
06 Inner layer dry film lamination
07 Belichtung und Entwicklung d. Innenlagenkerns07 Exposure and development of inner layer core
08 Blaukontrolle des Innenlagenkerns
08 Resist mark check “blue-check”
09 Ätzen des Innenlagenkerns
09 Etching of Inner layer core
10 Laminat strippen
10 Dry film strip
11 Referenzbohrung nach dem Ätzprozess
11 Post etch drilling process – Post etch punch
12 Innenlagen AOI Überprüfung
12 AOI innerlayer inspection
13 Brownoxidieren
13 Brown oxid treatment
14 Schichten
14 Layer stack up
15 Verpressen
15 Multilayer lamination process
16 Besäumen
16 Trimming etches
17 Röntgenbohren
17 Drill of new reference holes by x-ray analyse
18 Paketieren
18 Layer packaging
Die Arbeitsschritte beim Herstellen einer Leiterplatte
The steps to manufacture a PCB
Herstellen einer Leiterplatten
Arbeitsschritt
19 Bohren
20 Bürsten
21 Desmear
22 Durchkontaktieren
23 Laminieren der Aussenlagen
24 Belichten und Entwickeln
25 Galvanische Kupferabscheidung
26 Galvanische Zinnabscheidung
27 Laminat strippen
28 Ätzen und Zinn strippen
29 AOI Prozess
30 Lötstoppmaske aufbringen
31 Belichten und Entwickeln
32a Kundenspezifischen Oberfläche Heißluftverzinnung HAL
32b Kundenspezifischen Oberfläche – chem. Ni/Au
32c Goldstecker und selektives Gold
33 Siebdruck / Legend print – component marking
34 Konturfräsen und Ritzen / Routing process
35 Elektrischer Test / Electrical test
36 Endkontrolle / Final inspection
Step
19 Drilling process
20 Brushing process
21 Deasmearing
22 Copper desposition
23 Outer dry film lamination process
24 Exposure and development
25 Copper plate process
26 Tin plate process
27 Outer layer dry film strip
28 Copper etch and tin strip process
29 AOI inspection process
30 Photo imageable solder mask process
31 Mask espose, develop and cure
32a Finish - Hot Air Leveling HAL lead free
32b Finish - ENIG chem. Ni/Au finish process
32c Hard gold process
33 Legend print - component marking
34 Routing process
35 Electrical test
36 Final inspection
Arbeitsschritt 01 / Step 01
Aufbereitung der Kundendaten /
DFM – Design for Manufacturing
Auf Basis der
Gerberdaten und
der Dokumentation
wird die Machbarkeit
abschließend abgeklärt
und die Produktion
wird vorbereitet.
Arbeitsschritt 02 / Step 02
Technische Fragen an den Kunden:
Mit den bekannten design-rule-checks lassen sich noch lange nicht alle
"versteckten fouls" insbesondere bei hochlagigen Multilayern erkennen.
Die Kontrolle sollte sich auf folgende Daten beziehen:












- Leiterbahnbreite/-abstand
- Lötauge Restring
- Kupferverteilung
- Abstand metallisierte Bohrung zu innenliegende Leiterbahn (ML )
- Pitch-Abstände (el. Prüfung)
- Kupferabstand zur Kontur
- NDK-Bohrungen in Masseflächen (Tentfläche)
- freiliegende Leiterbahnenden
- Herstellerlogo?, Datumscode?,
- Änderungsindex
- Lötstopplackfreistellungen
- etc.
Arbeitsschritt 03 / Step 03
Materialvorbereitung:
Schon bei der Aufbereitung der Kundendaten und den anschließenden
Fragen wurde der Aufbau des Nutzens/Panels definiert und mit dem
Kunden abgeklärt.
Standard in Asien benutzte Tafel Formate (Sheets):
914mm x 1220mm
1020mm x 1220mm
1067mm x 1220mm
1041mm x 1245mm
Die Sheets werden
zu Produktionspanels
verkleinert. Deren Größe
ist herstellerspezifisch.
Arbeitsschritt 03 / Step 03
14mm
0.55“
19 – 25.4mm
5mm
5mm
19mm –
25.4mm
Produktionspanel z.B. TTM (18“ x 24“)
Source: TTM
Arbeitsschritt 04 / Step 04
Arbeitsfilmherstellung mittels Laserplotter:
Mit einem Laserplotter wird pro Leiterplatten-Lage ein
Film erstellt. Diese Laserplotter stehen in temperaturund feuchtigkeitsgeregelten Dunkelkammern. Die
Filmentwicklung erfolgt automatisch. Die einzelnen
Lage-Filme werden im Mikrometerbereich zueinander
registriert, um die Lagen perfekt zueinander
auszurichten. Danach werden die Zentriermarken des
Films mit der Zentriermarke einer Lochstanze zentriert.
Diese Registrierlöcher dienen zur Aufnahme und
exakten Ausrichtung der Filme im späteren UVBelichtungsprozess.
Arbeitsschritt 04 / Step 04
Arbeitsfilmherstellung mittels Laserplotter:
Beispiele für Arbeitsfilme:
Innenlage negativ
Innenlage Ground negativ
Außenlage positiv
Arbeitsschritt 05 / Step 05
Reinigungsprozess des Innenlagenkerns
Der Kern der Innenlage besteht aus Epoxidharz und
Glasgewebe welcher beidseitig mit einer Kupferfolie
beschichtet ist. In der Regel wird dabei FR4 Material
eingesetzt.
Arbeitsschritt 05 / Step 05
Reinigungsprozess des Innenlagenkerns
Um diese Kupferfolie für den nächsten Prozessschritt
vorzubereiten, muss diese mittels eines mechanischen
Bürstprozesses von Oxyden und möglichen
Verschmutzungen gereinigt werden. Gleichzeitig rauen
die rotierenden Bürstwalzen die Cu-Oberfläche definiert
auf, um eine ausreichende mechanische Haftung, des im
nächsten Schritt aufzutragenden Laminates, auf der CuOberfläche sicherzustellen.
Arbeitsschritt 06 / Step 06
Laminieren des Innenlagenkerns
Beim Laminier Prozess wird eine UV-Lichtempfindliche
Folie (Laminat engl. dry film resist) mit Hilfe eines
Laminators auf beide Seiten des Leiterplattenkerns
auflaminiert.
Hot-Roll-Laminator (Werksbild Morton)
Arbeitsschritt 06 / Step 06
Laminieren des Innenlagenkerns
Bei diesem Arbeitsschritt durchläuft das Kernmaterial ein
beheiztes Walzenpaar. Das Laminat wird von je einer
Rolle oberhalb und unterhalb des Walzenpaares so
durchgeführt, dass unter Einwirkung der Walzenwärme
und Walzendruckes die Laminierung erfolgt. (Temp.: ca.
110°C, Druck: 3-5bar) Die somit blau beschichteten CuOberflächen sind jetzt UV-Lichtempfindlich geworden und
die weitere Verarbeitung ist deshalb nur im Gelblichtraum
möglich.
Arbeitsschritt 06 / Step 06
Laminieren des Innenlagenkerns:
Das Trockenfilmlaminat
wird bei 110°C und mit einem
Druck von 3-5bar auf beiden Seiten
mit einem Hot-Roll-Laminator
aufgebracht.
Arbeitsschritt 06 / Step 06
Laminieren des Innenlagenkerns
Hot-Roll-Laminator (Werksbild Morton)
Arbeitsschritt 07 / Step 07
Belichtung des Innenlagenkerns
Beim UV-Belichtungsvorgang wird mit Hilfe der in Schritt
02 erzeugten Filme die Laminatschicht fototechnisch
belichtet. Das Belichtungsgerät besitzt Aufnahmestifte, die
den Registrierbohrungen im Film entsprechen (Siehe
Schritt04).
Arbeitsschritt 07 / Step 07
Belichtung des Innenlagenkerns
Das darunterliegende Laminat wird mittels einer
energiereichen UV-Lampe belichtet, d.h. es verändert sich
chemisch, es polymerisiert
UV-LICHT
Arbeitsschritt 07 / Step 07
Belichtung des Innenlagenkerns
Die Leiterbahnen und Strukturen der Leiterplatte sind
dabei im Film durchsichtig. Das darunterliegende Laminat
wird mittels einer energiereichen UV-Lampe belichtet, d.h.
es verändert sich chemisch, es polymerisiert und wird
dadurch hart. Die im Film schwarzen Teilflächen (Flächen
neben und zwischen den Leiterbahnen, Pads und Vias)
halten die UV-Strahlung vom Laminat ab polymerisieren
nicht und können damit im darauffolgenden
Entwicklungsprozess weggewaschen werden.
Arbeitsschritt 07 / Step 07
Belichtung des Innenlagenkerns
Film
Lichtempfindliche Folie, Laminat (dry film resist)
Laminierte Kupferfolie (Laminated copper)
Epoxidharz u. Glasgewebe (Epoxy resin and glass fil)
Laminierte Kupferfolie (Laminated copper)
Lichtempfindliche Folie, Laminat (dry film resist)
Film
Die weiße Fläche im Bild ist lichtdurchlässig und
entspricht dem späteren Leiterbahnbild. Das Laminat
unter dem lichtdurchlässigen Teil des Films (Im Bild weiß)
wird durch die UV-Belichtung polymerisiert. (Im Bild
dunkelblau) Die unbelichteten Teile (hellblau) werden im
folgenden Entwicklungsprozess (Schritt 08) entfernt.
Arbeitsschritt 07 / Step 07
Entwicklung des Innenlagenkerns
Die Entwicklung erfolgt mit Hilfe einer Sodalösung. Die
unbelichteten Bereiche werden jetzt entfernt. Beim
Entwicklungsprozess durchlaufen die Multilayer-Innenlagen
einen horizontalen Sprühprozess mit anschließender
kaskadierter Frischwasserspülung und anschließender
Trocknung. Dadurch wird die Kupfer-Kaschierung der nicht
benötigten Kupfer-Flächen für den später folgenden
Ätzprozess freigelegt und kann abgeätzt werden.
Arbeitsschritt 07 / Step 07
Entwicklung des Innenlagenkerns
Die mit polymerisiertem Laminat (Resist) abgedeckten
Leiterplattenstrukturen, gut zu erkennten am blauen
Ätzresist, sind im folgenden Ätzprozess geschützt und
bleiben erhalten.
Polymerisiertes Laminat
Kupfer
Epoxidharz u. Glasgewebe (Epoxy resin and glass fil)
Kupfer
Polymerisiertes Laminat
Die nicht abgedeckten Kupferflächen werden im folgenden
Ätzprozess entfernt.
Arbeitsschritt 08 / Step 08
Blaukontrolle des Innenlagenkerns:
Um mögliche Prozessfehler aus den vorangegangenen
Produktions-Schritten frühzeitig zu erkennen, wird eine
sog. Blaukontrolle durchgeführt, d.h. die Leiterplatten
werden stichprobenartig auf mögliche Leiterbildfehler
geprüft.
Arbeitsschritt 09 / Step 09
Ätzen des Innenlagenkerns:
Zum Entfernen des freiliegenden Kupfers benutzt man
eine stark alkalische Lösung auf Ammoniakbasis. Bei
diesem Prozess durchlaufen die Multilayer-Innenlagen
wieder einen horizontale Sprüh-, Spül- und
Trocknungslinie. Die Kupfer-Kaschierungsstärke
bestimmt die Durchlaufgeschwindigkeit durch das
Ätzmodul. Je dicker die Kupferdicke desto langsamer
muss die Geschwindigkeit eingestellt werden.
Leiterbahnbreite und Leiterbahnabstand
Line Width and Line Trace
Leiterbahnbreite und Leiterbahnabstand / Line Width and Line Trace:
Kupferdicke /
Merkmale
Copper thickness
Min. Leiterbahnbreite Außenlagen
18µm /
Min. Leiterbahnbreite Innenlagen
1/2 oz copper
Min. Leiterbahnabstand Außenlagen
Min. Leiterbahnabstand Innenlagen
Min. Leiterbahnbreite Außenlagen
35µm /
Min. Leiterbahnbreite Innenlagen
1 oz copper
Min. Leiterbahnabstand Außenlagen
Min. Leiterbahnabstand Innenlagen
Min. Leiterbahnbreite Außenlagen
70µm /
Min. Leiterbahnbreite Innenlagen
2 oz copper
Min. Leiterbahnabstand Außenlagen
Min. Leiterbahnabstand Innenlagen
Min. Leiterbahnbreite Außenlagen
105µm /
Min. Leiterbahnbreite Innenlagen
3 oz copper
Min. Leiterbahnabstand Außenlagen
Min. Leiterbahnabstand Innenlagen
Min. Leiterbahnbreite Außenlagen
140µm /
Min. Leiterbahnbreite Innenlagen
4 oz copper
Min. Leiterbahnabstand Außenlagen
Min. Leiterbahnabstand Innenlagen
Item
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Min.
Unit
Outer Line Width
Inner Line Width
Outer Line Space
Inner Line Space
Outer Line Width
Inner Line Width
Outer Line Space
Inner Line Space
Outer Line Width
Inner Line Width
Outer Line Space
Inner Line Space
Outer Line Width
Inner Line Width
Outer Line Space
Inner Line Space
Outer Line Width
Inner Line Width
Outer Line Space
Inner Line Space
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
[µm /
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
mil]
Standard
Advanced
75 / 3
75 / 3
90 / 3.5
90 / 3.5
100 / 3.94
100 / 3.94
100 / 3.94
100 / 3.94
200 / 8
200 / 8
180 / 7
180 / 7
305 / 12
305 / 12
305 / 12
305 / 12
380 / 15
380 / 15
380 / 15
380 / 15
65 / 2.5
65 / 2.5
75 / 3
75 / 3
75 / 3
75 / 3
90 / 3.5
90 / 3.5
150 / 6
150 / 6
150 / 6
150 / 6
250 / 10
250 / 10
250 / 10
250 / 10
305 / 12
305 / 12
305 / 12
305 / 12
Arbeitsschritt 09 / Step 09
Ätzen des Innenlagenkerns:
Achtung! Thema Dickkupfer
Hingewiesen wird an dieser Stelle auf den
Zusammenhang zwischen Kupferstärke und der
sogenannten Unterätzrate. Das bedeutet: je dicker die
Kupferdicke gewünscht ist, um so länger dauert der
Ätzprozess und um so begrenzter ist die Feinheit des zu
erzeugenden Leiterbildes. (Leiterbahnbreite – Abstand)
Flanke nach dem Ätzprozess bei
Einer Kupferdicke von 435µm:
Arbeitsschritt 09 / Step 09
Ätzen des Innenlagenkerns:
Nach dem Ätzprozess bleibt das unter dem
polymerisierten Laminat erhalten (dunkelblau). Das
restliche Kupfer wird weggeätzt.
Vor dem Ätzprozess
Nach dem Ätzprozess
Die Darstellung ist idealisiert dargestellt
da eine Unterätzung nicht gezeigt wird.
Arbeitsschritt 10 / Step 10
Laminat strippen:
Um das kupferne Leiterbahnbild endgültig zu erstellen,
muss die aufgedruckte Lackschicht entfernt werden
(Strippen). Da die Lackschicht zwar säure- aber nicht
laugen-resistent ist, wird das Basismaterial durch ein
Laugenbad geführt und damit die Lackschicht entfernt.
Vor dem Laminat strippen
Nach dem Laminat strippen
Arbeitsschritte 1 - 10 / Step 1 - 10
Übersicht Prozesse Innenlagenkern
Weiße
Fläche im
Film wird
Leiterbahn:
Reinigen:
Laminieren:
Entwicklung
Innenlagenkern:
UV-Licht
Belichtung
InnenLagenkern
mit UV Licht:
Ätzen
Innenlagenkern:
Laminat
strippen:
Arbeitsschritt 11 / Step 11
Referenzbohrungen nach dem Ätzprozess
Bedingt durch die Einwirkungen von Temperatur, Feuchte
und durch den Ätzprozess haben die beteiligten
Materialien in den vorhergehenden Schritten ein
bestimmtes Maß an Dimensionsstabilität verloren. Daher
muss für die darauf folgenden Arbeitsschritte vorab ein
Postechtdrilling-Prozess durchgeführt werden. Der
geätzte Multilayerkern wird neu vermessen und neue
Referenzbohrungen werden berechnet und in den
Zuschnitt eingebracht.
Arbeitsschritt 12 / Step 12
Innenlagen AOI Prüfung
Jetzt ist es Zeit die Multilayer-Innenlagen mit einem AOI
(Automatic optical inspection) System auf Abweichungen,
verglichen mit dem im Schritt 02 erstellten Film, zu
überprüfen. An dieser Stelle des Produktionsprozesses
ist, vorausgesetzt es handelt sich nur um sehr geringe
Abweichungen, eine Reparatur der Innenlagen noch
möglich.
Arbeitsschritt 13 / Step 13
Braunoxidieren
Bevor die Kerne zu einem Multilayer
zusammengeschichtet werden, müssen die InnenlagenKupferbilder chemisch aufgeraut werden, um später eine
gute Kupferlaminathaftung zwischen den einzelnen
Multilayer-Schichten sicherzustellen. Dieser chemische
Prozess wird Braunoxydieren genannt.
Arbeitsschritt 14 / Step 14
Schichten
Vor dem Multilayer-Verpressen werden nacheinander als
erstes die Kupferfolie für die Außenlage 1 auf das
Pressblech gelegt, dann zwei Prepregzuschnitte. Darauf
wird der Multilayerkern mit den Innenlagen gelegt und
weitere zwei Prepregzuschnitte als Dielektrikum. Je nach
Lagenzahl des Multilayers, werden weitere Kerne und
Isolierschichten und abschließend die zweite, äußere
Kupfer-Decklage aufeinander geschichtet.
Arbeitsschritt 14 / Step 14
Schichten
Stahl Pressblech
Kupferfolie
Prepreg
Prepreg
Kupfer
Epoxidharz u. Glasgewebe (Epoxy resin and glass fil)
Kupfer
Prepreg
Prepreg
Kupferfolie
Stahl Pressblech
Prepreg = nicht ausgehärtetes Epoxidharz
im Glasfasergewebe
Arbeitsschritt 15 / Step 15
Verpressen
Im darauf folgenden Pressprozess unter Vakuum, hoher
Temperatur und hohem Druck, entsteht der verpresste
Multilayer. Als Prepregmaterial wird das nicht
ausgehärtete Epoxidharz im Glasfasergewebe
bezeichnet. Hieraus wurde beim Basismaterialhersteller
bereits das Kernmaterial hergestellt, d.h. dieses Material
ist bereits polymerisiert.
Arbeitsschritt 15 / Step 15
Verpressen
In der Multilayerpresse werden viele aufgeschichtete
Multilayer gleichzeitig übereinander gelegt und - mit
Trennblechen getrennt - verpresst. Die Hitze schmilzt und
härtet das Epoxidharz im Prepreg, während der Druck die
Leiterplatte verschmilzt. Zur Überwachung der korrekten
Temperatur und des Drucks, ist dieser Prozess
computergesteuert.
Arbeitsschritt 16 / Step 16
Besäumen
Im Randbereich eines jeden verpressten MultilayerZuschnittes ist ein unsauberer, sogenannter Flatterrand,
entstanden. Vor der Weiterverarbeitung wird durch
Besäumen ein entsprechend sauberer Fertigungszuschnitt
hergestellt.
Arbeitsschritt 17 / Step 17
Röntgenbohren
Der verpresste und zwischengefräste Multilayer-Zuschnitt
sieht äußerlich nun aus wie ein zweiseitig komplett
kupferkaschiertes Basismaterial. Die Strukturen und
Lötaugen der Innenlagen sind nicht erkennbar. Um den
Multilayer präzise mit den entsprechenden Bohrungen zu
versehen, ist ein vorbereitender Arbeitsschritt, das
Röntgenbohren, notwendig. Mittels Röntgenanalyse wird
die genaue Position der Innenlagen-Lötaugen erfasst und
entsprechend dieser Positionen werden neue, s.g.
Referenzlöcher errechnet und eingebracht.
Arbeitsschritt 17 / Step 17
Röntgenbohren
Arbeitsschritt 18 / Step 18
Paketieren
Nun werden die referenz-gebohrten Multilayer zu einem
Paket mit den sogenannten Bohrunterlagen und
Bohrauflagen (In der Regel sind diese Auflagen
Aluminiumbleche) aufgeschichtet, um das Ausfransen der
Kupferfolie bei Durchbohren der Leiterplatten zu
verhindern. Das Paket wird mittels Zylinderstifte zentriert.
Arbeitsschritt 19 / Step 19
Bohren
Danach erfolgt das Bohren auf vollautomatischen, CNCgesteuerten Bohrautomaten. Häufig sind diese Automaten
mit einer integrierten Bildverarbeitung zur Überwachung
der Lagegenauigkeit des Plattenpaketes ausgestattet. Die
Bohrspindeln sind luftgelagert und arbeiten mit bis zu
150.000 Umdrehungen/min. Hohe Drehzahlen führen zu
sauberen Lochwandungen. Bohren ist ein langsamer
Prozessschritt, da jedes Loch einzeln gebohrt werden
muss. Deshalb wird in Abhängigkeit vom kleinsten
Bohrdurchmesser ein Paket von bis zu drei Nutzen
übereinandergelegt. 100µm ist der kleinste mechanisch
bohrbare Durchmesser.
Arbeitsschritt 19 / Step 19
Bohren
Kleinster Bohrdurchmesser
= 100µm
Arbeitsschritt 19 / Step 19
Bohren
Arbeitsschritt 20 / Step 20
Bürsten
Nach dem Bohrprozess erfolgt ein mechanischer
Bürstprozess, bei dem oszillierende und rotierende
Bürstwalzen die Oberfläche der Leiterplatten behandeln.
Hierbei wird die Kupferkaschierung gereinigt, mögliche
Bohrgrate werden entfernt und die Kupferkaschierung wird
für die späteren Oberflächenprozesse definiert aufgeraut.
Die Bürstanlage arbeitet in der Regel mit Ultraschall und
Wasserhochdruck um eine optimale Reinigung der
Bohrungen zu gewähren.
Arbeitsschritt 21 / Step 21
Desmear Prozess
Um die Bohrwände und insbesondere die durchbohrten
Innenlagen von Harzverschmierungen zu reinigen werden
die Bohrlöscher mit entsprechenden Chemikalien
durchspült. Zum Desmearing (engl. Smear =
Verschmieren) stehen folgende Verfahren zur Verfügung:
Oxidation mit Schwefelsäure, Chromsäure, Permanganat
oder Sauerstoffplasma. Das Ergebnis ist eine mikrofein
strukturierte Harzoberfläche.
Arbeitsschritt 21 / Step 21
Desmear Prozess
Bohrloch vor dem
Desmear Prozess
Bohrloch nach dem
Desmear Prozess
Arbeitsschritt 22 / Step 22
Durchkontaktieren
Damit über alle Ebenen eines Multilayers oder einer
Leiterplatte eine elektrische Verbindung über die
Bohrwände entstehen kann, muss ein leitfähiges Material
aufgetragen werden. Das geschieht im s.g.
Durchkontaktierungsprozess. Hierbei wird in den
Bohrungen der Leiterplatten beim Durchlauf durch
entsprechende, mehrstufige Prozessbäder auf den
Bohrwänden eine leitfähige Schicht erzeugt. Die Schicht,
die durch chemisch Kupfer erzeugt wird, ist ca. 1µm dick.
Diese leitfähige Schicht ist später die Grundvoraussetzung
für die Galvanisierbarkeit der Bohrungen.
Arbeitsschritt 22 / Step 22
Durchkontaktieren
Chem. Kupfer
Arbeitsschritt 23 / Step 23
Laminieren der Außenlagen
Dieser Prozessschritt entspricht dem bereits
beschriebenen Arbeitsschritt 06 „Laminieren des
Innenlagenkerns“.
Beim Laminierprozess wird eine UV-Lichtempfindliche
Folie (Laminat engl. dry film resist) mit Hilfe eines
Laminators auf beide Seiten des Leiterplattenkerns
auflaminiert.
Arbeitsschritt 23 / Step 23
Laminieren der Außenlagen
Chem. Kupfer
Laminat
Arbeitsschritt 24 / Step 24
Belichten und Entwickeln
Der jetzt folgende Belichtungs- und Entwicklungsprozess
läuft wie schon beschrieben ab (Arbeitsschritt 07). Jedoch
muss darauf hingewiesen werden, dass bei den
Außenlagen ein Negativ-Belichtungsprozess mit
entsprechender Entwicklung erfolgt. Grund für diesen
Wechsel ist, dass in dem später folgenden galvanischen
Prozess die Leiterbahnen, Lötaugen und Bohrwände
galvanisch verkupfern werden müssen. Dieses bedingt,
dass Leiterbahnen und Lötaugen freientwickelt werden,
um später die Kupfer-Abscheidung in den Elektrolyten zu
erreichen
Arbeitsschritt 24 / Step 24
Arbeitsfilmherstellung mittels Laserplotter:
Beispiele für Arbeitsfilme:
Außenlage:
Der Rest wird von
Resist abgedeckt, das
Leiterbild kann damit
aufgekupfert werden.
Innenlage:
Leiterbild von Resist
abgedeckt und bleibt
als Kupferfläche
stehen.
Außenlage positiver Film
Innenlage negativer Film
Arbeitsschritt 24 / Step 24
Belichten und Entwickeln
Innenlagen
Außenlagen
Bei den Innenlagen war das Leiterbild vom Resist
abgedeckt. Bei den Außenlagen ist es jetzt genau
umgekehrt damit das Leiterbild galvanisch aufgekupfert
werden kann.
Arbeitsschritt 24 / Step 24
Belichten und Entwickeln
Vor dem Entwickeln
Nach dem Entwickeln
Die Kupferflächen, die im folgenden Prozess-Schritt
galvanisch aufgekupfert werden, liegen jetzt frei. Die
Flächen zwischen dem Leiterbahnbild sind mit dem
polymerisierten Laminat abgedeckt.
Arbeitsschritt 25 / Step 25
Galvanische Kupferabscheidung
Nach erfolgter Prüfung und Freigabe wird die
elektrolytische Verkupferung durchgeführt. Hierbei
werden die Leiterplatten über eine längere Verweilzeit
im Kupferelektrolyt galvanisch verkupfert. D.h., alle
offenen Kupferflächen, wie Leiterbahnen, Lötaugen, Pads
und die leitfähig gemachten Bohrwände werden mit einer
elektrolytisch abgeschiedenen Kupferschicht überzogen.
Eine elektr. Verbindung zwischen allen Leiterbildebenen
ist in den Bohrungen entstanden.
Arbeitsschritt 25 / Step 25
Galvanische Kupferabscheidung
Galvanisch. Kupfer
Vor der galvanischen
Kupferabscheidung
Nach der galvanischen
Kupferabscheidung
Arbeitsschritt 26 / Step 26
Galvanische Zinnabscheidung
Ein zweiter galvanischer Schritt erfolgt, um das
Kupferleiterbild während des Ätzprozesses zu schützen.
Hier wird elektrolytisch Zinn auf diese Flächen
abgeschieden. Das Zinn ist dann der spätere Ätzschutz
oder Ätzresist für die Leiterbahnen, Lötaugen, Pads und
Durchkontaktierungen.
Arbeitsschritt 26 / Step 26
Galvanische Zinnabscheidung
Galvanisch. Kupfer
Galvanisch. Zinn
Vor der galvanischen
Zinnabscheidung
Nach der galvanischen
Zinnabscheidung
Arbeitsschritt 27 / Step 27
Laminat strippen
Vorbereitend auf den eigentlichen Ätzprozess erfolgt jetzt
der Laminat-Stripp-Prozess. Das Laminat, das vorher als
Hilfsmittel die nicht zu galvanisierenden
Kupferkaschierungsflächen abgedeckt hat, muss jetzt
wieder entfernt werden, um die Kupferflächen für das
Ätzen freizulegen.
Arbeitsschritt 27 / Step 27
Laminat strippen
Vor dem Laminat strippen
Nach dem Laminat strippen
Arbeitsschritt 28 / Step 28
Ätzen und Zinn strippen
Ätzen und Zinnstrippen erfolgt ähnlich wie am Anfang
(Arbeitsschritt 09) beschrieben, jedoch als Negativprozess.
Nach dem Ätz- und Zinn-Stripp-Prozess liegt das erste mal
eine Leiterplatte als komplett elektrisch funktionsfähiges
und prüfbares Bauteil vor.
Arbeitsschritt 14 - 28 / Step 14 -28
Zusammenfassung Prozesse Herstellung ML
UV-Licht
Innenlagen
Kern:
Belichten:
Schichten:
Entwickeln:
Verpressen:
Galvanisieren
Kupfer:
Bohren:
Galvanisieren
Zinn:
Durchkontaktieren
chem. Kupfer:
Laminieren:
Laminat
strippen:
Ätzen und
Zinn strippen:
Arbeitsschritt 29 / Step 29
AOI Prozess
Nach dem Ätz- und Zinnstripp-Prozess liegt das erste Mal
eine Leiterplatte als komplett elektrisch funktionsfähiges
Bauteil vor. Daher wird nach diesen wichtigen
Arbeitsschritten eine Qualitätsprüfung zur Kontrolle der
Leiterbilder und der Durchkontaktierungen vorgenommen.
Diese kann entweder visuell auf Leuchtpulten und
Vergrößerungseinrichtungen durchgeführt werden oder,
bei komplexen Schaltungen, mittels AOI.
Arbeitsschritt 30 / Step 30
Lötstoppmaske aufbringen
Moderne Leiterplatten, gefertigt nach dem
Industriestandard, benötigen heute eine entsprechende
Lötstoppmaske. Hierbei wird ein UV-Lichtempfindlicher
Lötstopplack mittels Vorhang- Gießtechnik mit einer
definierten Schicht aufgetragen und vorgetrocknet.
Arbeitsschritt 30 / Step 30
Lötstoppmaske aufbringen
Arbeitsschritt 31 / Step 31
Lötstoppmaske Belichten und Entwickeln
Danach erfolgt die Belichtung und Entwicklung als
Strukturierungsprozess ähnlich wie bei der
Laminatentwicklung. Die eingesetzten Belichtungssysteme
arbeiten mit einem Bildverarbeitungssystem, um eine hohe
Passergenauigkeit von Leiterbild, Filmvorlage und
Lötstoppmaske zu erreichen.
Arbeitsschritt 31 / Step 31
Lötstoppmaske Belichten und Entwickeln
Die Flächen unter den transparenten Bereichen des
Films, (weiß) werden durch UV-Licht gehärtet.
Arbeitsschritt 31 / Step 31
Lötstoppmaske Belichten und Entwickeln
Nach dem Entwickeln sind die Kupferflächen für die
nächsten Prozess-Schritte freigelegt.
Arbeitsschritt 32a / Step 32a
Kundenspezifische Oberfläche HAL
Der Heißluftverzinnungsprozess erzeugt auf allen
Lötaugen und Lötpads eine Lotschicht. Hierdurch wird eine
hohe Lötfreudigkeit und Lotbenetzbarkeit für die
Bestückungs- und Lötprozesse erzeugt. Beim
Heißluftverzinnungsprozess wird die gesamte Leiterplatte
in flüssiges Lot getaucht. Beim Herausziehen wird die
Leiterplatte und insbesondere die Bohrungen mit heißer
Pressluft aus Messerdüsen freigeblasen, die Pads werden
eingeebnet.
Arbeitsschritt 32a / Step 32a
Kundenspezifische Oberfläche HAL
Schematische Darstellung der Leiterplatte nach dem
HAL Prozess.
Arbeitsschritt 32b / Step 32b
Kundenspezifische Oberfläche ENIG
Zunächst wird Nickel auf das Kupfer abgeschieden und auf
das Nickel anschließend eine dünne Goldschicht. Dieser
rein chemische Prozess benötigt keine elektrische
Verbindung. Die Linie arbeitet vollautomatisch und bewegt
die Nutzen durch eine Reihe von Behältern die die
Kupferoberfläche zunächst reinigen und aktivieren.
Danach werden rund 5µm Nickel und ca. 0.1µm Gold
abgeschieden.
Arbeitsschritte 30 - 32 / Steps 30 - 32
Übersicht Prozesse Soldermask u. Finish
Lötstoppmaske
Aufbringen:
Lötstoppmaske
Belichten:
Lötstoppmaske
Entwickeln:
Oberfläche
HAL:
Oberfläche
ENIG:
Alternative
Oberflächen wie:
ENEPIG, Chem. Sn
etc.
Arbeitsschritt 32c / Step 32c
Goldstecker und selektives Hard-Gold
Randstecker und selektiv vergoldete Pads werden durch
einen galvanischen Prozess realisiert. Alle Bereiche die
keine Hardgold-Auflage bekommen sollen, müssen
abgeklebt werden. Es wird eine Golddicke von ca. 1 –
1,5µm erreicht.
Arbeitsschritt 33 / Step 33
Positionsdruck
Als Optionen können weitere Beschichtungen und Drucke
auf der Leiterplatte durchgeführt werden. Dies erfolgt im
Siebdruckverfahren. Hierbei können s.g. Positions- oder
Signierdrucke ein- oder beidseitig aufgetragen werden. Für
Tastaturfunktionen können entsprechende Carbondrucke
ausgeführt werden oder s.g. Durchsteigerfüllerdrucke, die
Möglichkeit der Nachbestückung und Handlötung
gewährleistet der s.g. Abziehlackdruck.
Arbeitsschritt 34 / Step 34
Konturfräsen und Ritzen
Der letzte Fertigungsschritt ist die Endmaßbearbeitung der
Leiterplatte. Diese Bearbeitung beinhaltet, je nach
Kundenwunsch, einen Ritz- oder Fräsvorgang oder aber
auch beide Bearbeitungsmethoden. Das Ritzen (V-Cut)
wird durch eine Ritzmaschine durchgeführt. Mit Hilfe von
Formfräsern werden zwischen den Leiterplatten eines
Nutzens, oben und unten, eine V-förmige Vertiefung von
etwa 1/3 Materialstärke angebracht, um die einzelnen
Leiterplatten nach dem Bestücken einfach trennen zu
können.
Arbeitsschritt 34 / Step 34
Konturfräsen und Ritzen
Zum Fräsen werden CNC gesteuerte Fräsautomaten
eingesetzt. Zum Einsatz kommt die Fingerfrästechnik.
Dadurch ist es möglich, mit einer hohen Produktivität
komplexe Konturen zu realisieren.
Arbeitsschritt 35 / Step 35
Elektrischer Test
Da die elektrische Funktionssicherheit einer jeden
Leiterplatte das wichtigste Qualitätskriterium darstellt,
erfolgt als letzter Arbeitsschritt die elektrische Prüfung.
Hierbei wird mittels Fingertester die Leiterplatte gegen die
Gerberdaten geprüft. Elektrische Fehlfunktionen werden
so frühzeitig erkannt - und es wird gewährleistet: Der
Kunde erhält ein Produkt mit 100-prozentiger
Funktionssicherheit.
Arbeitsschritt 36 / Step 36
Endkontrolle
Im letzten Schritt erfolgt eine letzte visuelle Kontrolle. Hier
wird ein Kundennutzen auf kosmetische Fehler wie Kratzer
und Verunreinigungen überprüft.
Kostenfaktoren bei der Herstellung von
Leiterplatten
Kostenfaktoren bei der Herstellung von Leiterplatten
PCB Prozesskosten-Überlegungen
Kostenkontrolle muss in den frühen Phasen
des PCB-Design berücksichtigt werden und
in einigen Fällen sogar während in der
eigentlichen Schaltungsentwicklung.
Wichtige Grundlage sind die Standards
wie sie in den IPC Richtlinien
IPC-2220 – IPC2226 definiert sind.
Kostenfaktoren bei der Herstellung von Leiterplatten
PCB Prozesskosten-Überlegungen
Die Kosten sind ein realer Faktor, basierend
auf der Komplexität des Designs und den
damit einhergehenden eingesetzten
Materialien und des Equipments, unter
Berücksichtigung des damit erzielten
Wirkungsgrades.
Der Preis ist eine Variable, basierend auf
den jeweils aktuellen Marktbedingungen.
Kostenfaktoren bei der Herstellung von Leiterplatten
Die Kostenfaktoren lassen sich in drei
Kategorien aufteilen:
Kostenfaktoren Kategorie I, Sehr wichtig
Kostenfaktoren Kategorie II, wichtig
Kostenfaktoren Kategorie III, weniger wichtig
Die Zuordnung in Kategorie II und III ist abhängig vom
benutzen Equipment und ist damit herstellerspezifisch.
Kostenfaktoren bei der Herstellung von Leiterplatten
Kostenfaktoren Kategorie I, Sehr wichtig
Größe der Leiterplatte
Materialausnutzung, Nutzenauslastung, Yield
Anzahl der Lagen
Komplexität der Leiterplatte
Wahl des Materials
Kostenfaktoren bei der Herstellung von Leiterplatten
Größe der Leiterplatte:
Es ist trivial:
Je größer die
Abmaße der
Leiterplatte,
desto höher
sind ihre
Herstellungskosten
Kostenfaktoren bei der Herstellung von Leiterplatten
Materialausnutzung, Nutzenauslastung:
Die Nutzenauslastung beschreibt, welcher Anteil
des Produktionsnutzens wirklich mit von
Leiterplatten genutzter Fläche belegt ist.
Gute Auslastung
Schlechte Auslastung
Kostenfaktoren bei der Herstellung von Leiterplatten
Materialausnutzung, Nutzenauslastung:
77,8%
=
Quelle: TTM
Kostenfaktoren bei der Herstellung von Leiterplatten
Materialausnutzung, Nutzenauslastung:
58% =
Quelle: TTM
Kostenfaktoren bei der Herstellung von Leiterplatten
Anzahl der Lagen
Auch diese Kostenrelation ist trivial:
Je mehr Lagen, desto teurer wird die
Herstellung der Leiterplatte.
2 Lagen
8 Lagen
Kostenfaktoren bei der Herstellung von Leiterplatten
Anzahl der Lagen
Auch dieser Kostenfaktor unterscheidet
sich von Hersteller zu Hersteller.
Änderung 1L auf 2L: Erhöhung um:
2L auf 4L:
4L auf 6L:
6L auf 8L:
8L auf 10L:
10L auf 12L:
35 – 40%
30 – 40%
30 – 35%
30 – 35%
20 – 30%
20 – 30%
Kostenfaktoren bei der Herstellung von Leiterplatten
In der Regel
steigen die
Kosten linear
mit der
Anzahl
der Lagen
Kosten
Anzahl der Lagen
Produktionskosten
Anzahl der Lagen
Source: Ronal E. Giachetti
Kostenfaktoren bei der Herstellung von Leiterplatten
Komplexität der Leiterplatte
75/75 µm Struktur
Burried Vias gebohrt 0,3 mm
Burried Vias Restring 150 µm
PTH Via gebohrt 0,3 mm
PTH Via Restring 150 µm
Microvia gebohrt 0,1 mm
Microvia Restring 75 µm
Kupfer in PTH Via 20 µm
Leiterplattendicke 1,2 mm
Kosten 100%
Technologie
Änderung
75/75 µm Struktur
Burried Vias gebohrt 0,2 mm
Burried Via Restring 120 µm
PTH Via gebohrt 0,2 mm
PTH Via Restring 120 µm
Microvia gebohrt 0,1 mm
Microvia Restring 60 µm
Kupfer in PTH Via 20µm
Leiterplattendicke 1,2 mm
Kosten 113%
Quelle: AT&S
Kostenfaktoren bei der Herstellung von Leiterplatten
Komplexität der Leiterplatte
Kosten
Quelle: Fraunhofer
Kostenfaktoren bei der Herstellung von Leiterplatten
1x Verpressen
2x Verpressen
3x Verpressen
175%
Kosten
2 + 4b + 2
150%
140%
2 + 4(6b) + 2
1 + 6b + 1
120%
115%
100%
2+4+2
2+4+2
1+6+1
Laser Bohren
1 bis 3
Microvias
Innenlagen
Staggered
Vias
Buried
Vias
Mechan.
Bohren
Microvias
Innenlagen
Staggered
+
Buried
Vias
2 bis 7
Microvias
Innenlagen
Staggered
+
Buried
Vias
3 bis 6
Komplexität
Quelle: Fineline
Kostenfaktoren bei der Herstellung von Leiterplatten
Komplexität der Leiterplatte
Das Feld der Leiterplatten-Technologie ist so weit,
dass eine Darstellung der technischen Möglichkeiten
und Features in diesem Rahmen unmöglich ist.
Um jedoch eine Möglichkeit der Orientierung
inklusive einer Abschätzung der Kosten zu ermöglichen,
habe ich einen
“Technologie Grundkosten Index”
erstellt. Darauf werde ich gesondert im Kapitel 4
meines Vortrags eingehen.
Quelle: AT&S
Kostenfaktoren bei der Herstellung von Leiterplatten
Wahl des Materials
Je höher die Frequenz
desto wichtiger wird
die Wahl des
Materials
Quelle: AT&S
Kostenfaktoren bei der Herstellung von Leiterplatten
Wahl des Materials
Material Gruppe
z.B. Hersteller/Material
Phenolic FR4
High Speed / Mid Low Loss
High Speed / Low Loss
High Speed / Low Loss
Polyimide
High Frequency
High Frequency
BT Packaging Substrate
PTFE Based Microwave Materials
ITEQ 180
Nelco 4000-13 EP
Nelco 4000-13 EPSI
Panasonic Megtron 6
Nelco N7000-2
Arlon 25N
Rogers 4350B, RO4003
Nelco N5000-32
Rogers 3000, 5000, 6000
Quelle: Fineline
Kosten Faktor
1
1,2
3x
4x
3x
4x
5x
3x
10x - 50x
Kostenfaktoren bei der Herstellung von Leiterplatten
Kostenfaktoren Kategorie II, Wichtig
Leiterbahngeometrie etc.
Kontrollierte Impedanzen
Bohrdurchmesser und Anzahl der Bohrungen
Kupferdicke
Golddicke
Erweiterte mechanische Toleranzen
Kostenfaktoren bei der Herstellung von Leiterplatten
Kostenfaktoren Kategorie II, Wichtig
Im Gegensatz zu den Kostenfaktoren der
Kategorie I, werde ich bei den Kostenfaktoren
der Kategorie II und Kategorie III, bis auf
wenige Ausnahmen, keine Größenordnung
der Zusatzkosten angeben. Zudem ist auch
hier die Varianz von Hersteller zu Hersteller
sehr groß ist.
Kostenfaktoren bei der Herstellung von Leiterplatten
Leiterbahngeometrie
Die Unterschiede der Leiterbahngeometrieen ist signifikant.
Ebenso die Kosten!
Kostenfaktoren bei der Herstellung von Leiterplatten
Kontrollierte Impedanzen
Durch zusätzliche
Prozessschritte und
zusätzlichem Platzbedarf
für den Testcoupon
entstehen Mehrkosten,
wenn die Impedanz
von Leiterbahnen
kontrolliert werden muss.
Aufbau eines Testcoupons
Quelle: F
Polar
Kostenfaktoren bei der Herstellung von Leiterplatten
Bohrdurchmesser und Anzahl Bohrungen
Die einfache
Formel:
Je mehr
Bohrungen
und je kleiner
die Bohrungen
desto höher die
Kosten
Kostenfaktoren bei der Herstellung von Leiterplatten
Kupferdicke
Kupferpreis
Entwicklung
Seit dem
Jahr 2000.
Preis pro
Tonne
In Dollar
Kostenfaktoren bei der Herstellung von Leiterplatten
Kupferdicke
Kostenfaktoren bei der Herstellung von Leiterplatten
Golddicke
Goldpreis
Entwicklung
seit dem
Jahr 2000.
Preis pro
Feinunze
In Dollar.
Jeder weitere
Kommentar
zu diesem
Thema
erübrigt sich.
Feinunze = 31,103 Gramm
Kostenfaktoren bei der Herstellung von Leiterplatten
Erweiterte mechanische Toleranzen
Auch hier ist
die Varianz
zwischen den
Herstellern
sehr groß.
Jede
Abweichung
vom Standard
verursacht
Kosten.
Hersteller: Fastprint
Max. Toleranzen für chemische Oberflächen wie chem.Ni/Au, chem. Sn, etc.
max. BohrToleranzen für durchkontaktierte Bohrungen (PTH)
Durchmesser
+0,1/-0mm
+0/-0,1mm
+/-0,05mm
Standard
(finish) 6,2mm
ja
ja
ja
+/-0,076mm
Toleranzen für nicht durchkontaktierte Bohrungen (NPTH)
+0,5/-0mm
+0/-0,5mm
+/-0,025mm
Standard
ja
ja
ja
+/-0,076mm
Max. Toleranzen für HAL Oberflächen.
max. BohrToleranzen für durchkontaktierte Bohrungen (PTH)
Durchmesser
+0,1/-0mm
+0/-0,1mm
+/-0,05mm
Standard
ja, für
ja, für
ja, für
Lochgröße
Lochgröße
Lochgröße
(finish) 6,2mm
>0,5mm
>0,5mm
>0,5mm
+/-0,076mm
Toleranzen für nicht durchkontaktierte Bohrungen (NPTH)
+0,5/-0mm
+0/-0,5mm
+/-0,025mm
Standard
ja
ja
ja
+/-0,076mm
Kostenfaktoren bei der Herstellung von Leiterplatten
Kostenfaktoren Kategorie III, Weniger wichtig
Verschiedene Oberflächen
Leiterplattendicke
Kontur der Leiterplatte, Fräsprozesse
Lötstoppmaske
Bestückungsdruck
Performance Klasse: IPC Class II/III etc.
Kostenfaktoren bei der Herstellung von Leiterplatten
Kosten für verschiedene Oberflächen
Quelle: AT&S
Kostenfaktoren bei der Herstellung von Leiterplatten
Kosten für verschiedene Oberflächen
1 Lagen PCB, HAL Finish
4 Lagen PCB, HAL Finish
HAL Finish
HAL Finish
Quelle: AT&S
Kostenfaktoren bei der Herstellung von Leiterplatten
Leiterplattendicke
Die Standard Dicke für Leiterplatten beträgt
nach wie vor 1.6mm (0.063“). Es hängt vom
Hersteller ab, ob bei dünneren Leiterplatten
>= 0,8mm gleiche, niedrigere oder sogar
höhere Preise verlangt werden. Bei noch
dünneren Versionen muss die Machbarkeit
und der Preis abgeklärt werden.
Dickere Versionen werden immer teurer.
Achtung! „Aspect Ratio“ beachten.
Kostenfaktoren bei der Herstellung von Leiterplatten
Kontur der Leiterplatte, Fräsprozesse
Auch hier sind größere Preisschwankungen
möglich. Offensichtlich spielt dabei das
Equipment des Lieferanten eine Rolle.
Erhebliche Preisschwankungen sind bei
Z-Achsen Fräsungen festzustellen.
Kostenfaktoren bei der Herstellung von Leiterplatten
Lötstoppmaske
Nennenswerte Mehrkosten nur bei
Freistellungen mit engen Toleranzen.
Source: Fineline
Kostenfaktoren bei der Herstellung von Leiterplatten
Bestückungsdruck
Der Bestückungsdruck ist heute kein
nennenswerter Kostenfaktor mehr.
Kostenfaktoren bei der Herstellung von Leiterplatten
Performance Klasse: IPC Class II/III etc.
Die technischen Merkmal-Unterschiede
zwischen den Klassen 2 und 3 sind eher klein.
Von 105 in der IPC-6012B beschriebenen
Merkmale unterscheiden sich lediglich 12
Merkmale zwischen Class II und Class III.
Die höheren Kosten für nach Class III
Gefertigten Leiterplatten resultieren aus dem
teilweise sehr viel höheren Testaufwand.
Welche Prozessschritte verursachen welche
Kosten? Erstellung eine Grundkosten-Index
Kostenfaktoren bei der Herstellung von Leiterplatten
PCB Prozesskosten-Überlegungen
Anhand einer 12 Lagen Leiterplatte zeigen die
folgenden Beispiele wie unterschiedliche
technische Varianten und Features die Komplexität
des Herstellungsprozesses von Leiterplatten
beeinflussen.
Beginnend mit einer einfachen Standard “ThroughHole” Via Leiterplatte wird der Einfluss auf die
Kosten der Leiterplatte anhand unterschiedlicher
Ausführungen wie z.B. Blind Vias, Buried Vias, etc.
gezeigt.
Kostenfaktoren bei der Herstellung von Leiterplatten
PCB Herstellungs-Grundkosten-Index für
HDI Leiterplatten
Um einen übersichtlichen
„Herstellungs-Grundkosten-Index
für HDI Leiterplatten“
erstellen zu können, beschränken wir uns hier auf
7 kostenintensive Bearbeitungsschritte. Wie wir
wissen gibt es darüberhinaus viele weitere
Bearbeitungsschritte aber mit den wichtigsten
schaffen wir eine gute Ausgangsbasis.
Kostenfaktoren bei der Herstellung von Leiterplatten
7 kostenintensive Bearbeitungsschritte
zum Ermitteln eines Grundkosten-Index
Innenlagenprozess
Kupfer Plating Prozess
Multilayer verpressen
Mechanisches Bohren
Laser Bohren
Vias kupfergedeckelt
Vias kupfergefüllt
Grundkosten-Index für HDI Leiterplatten
5
1
1
1
0
0
0
Innenlagenprozess
Kupfer Plating Prozess
Mulitlayer verpressen
Mechanisches Bohren
Laser Bohren
Vias kupfergedeckelt
Vias kupfergefüllt
8
Gesamt-Index
Anmerkung:
Die Anzahl der
Innenlagenprozesse
ändert sich mit der
Anzahl der Lagen.
12 Lagen Leiterplatte mit Through Hole Via
Gesamt Index 10L = 7
Gesamt Index 14L = 9
Quelle: TTM / Fineline
Grundkosten-Index für HDI Leiterplatten
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
5
1
1
1
0
0
0
5
1
1
1
0
1
0
8
9
Cost Index = 8
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
Cost Index = 9
5
1
1
1
1
0
0
5
1
1
1
2
0
0
9
10
Cost Index = 9
Cost Index = 10
Quelle: TTM / Fineline
Grundkosten-Index für HDI Leiterplatten
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
4
2
3
2
0
0
0
4
3
2
3
0
0
0
11
12
Cost Index = 11
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
Cost Index = 12
5
1
1
1
2
1
1
4
2
2
2
2
0
0
12
12
Cost Index = 12
Cost Index = 12
Quelle: TTM / Fineline
Grundkosten-Index für HDI Leiterplatten
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
4
2
3
2
0
2
0
4
2
2
1
4
0
0
13
13
Cost Index = 13
Cost Index = 13
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
4
2
2
2
2
1
0
4
2
2
2
2
1
1
13
14
Cost Index = 13
Cost Index = 14
Quelle: TTM / Fineline
Grundkosten-Index für HDI Leiterplatten
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
3
4
4
4
0
0
0
3
3
4
3
0
3
0
15
16
Cost Index = 15
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
Cost Index = 16
4
2
2
1
4
2
2
4
2
2
2
4
2
2
17
18
Cost Index = 17
Cost Index = 18
Quelle: TTM / Fineline
Grundkosten-Index für HDI Leiterplatten
Inner Layer Processing
Copper Plating Processing
High Pressure Lamination
Mechanical Drilling
Laser Drilling
Via covered by copper
Vias copper filled
3
3
3
2
4
2
2
3
3
3
2
6
3
3
19
23
Cost Index = 19
Cost Index = 23
Quelle: TTM / Fineline
Verschiedenes und Schlussbemerkungen
Kostenfaktoren HDI
1x Verpressen
2x Verpressen
3x Verpressen
175%
Kosten
2 + 4b + 2
150%
140%
2 + 4(6b) + 2
1 + 6b + 1
120%
115%
100%
2+4+2
2+4+2
1+6+1
Laser Bohren
1 bis 3
Microvias
Innenlagen
Staggered
Vias
Buried
Vias
Mechan.
Bohren
Microvias
Innenlagen
Staggered
+
Buried
Vias
2 bis 7
Microvias
Innenlagen
Staggered
+
Buried
Vias
3 bis 6
Komplexität
Quelle: Fineline
Sanmina PCB Fabrication – Cost Ratio Calculator
Link: http://www.sanmina.com/components/printed-circuit-boards/cost-ratio-calculator/index.php
Quelle: Sanmina
Sanmina PCB Fabrication – Cost Ratio Calculator
Link: http://www.sanmina.com/components/printed-circuit-boards/cost-ratio-calculator/index.php
Statt 6 Lagen
Neu: 10 Lagen
Cost Ratio
Verhältnis
ändert sich von:
“1” auf “1.56”
Quelle: Sanmina
Schlussbemerkung
Wie bereits mehrmals erwähnt, werden die
Kosten von Leiterplatten im wesentlichen durch
das Design bestimmt.
Für optimale Ergebnisse, muss mit der
Leiterplatten-Kostenkontrolle so früh als möglich,
möglichst schon mit der Konzeption eines
neuen Produkts, begonnen werden.
Es ist unklug zu viel zu bezahlen, aber es ist
noch schlechter zu wenig zu bezahlen
Es gibt kaum etwas auf dieser Welt, das nicht irgend jemand ein wenig
schlechter machen kann und etwas billiger verkaufen könnte, und die
Menschen, die sich nur am Preis orientieren, werden die gerechte Beute
solcher Menschen.
Es ist unklug, zu viel zu bezahlen, aber es ist noch schlechter, zu wenig
zu bezahlen. Wenn Sie zu viel bezahlen, verlieren Sie etwas Geld, das
ist alles. Wenn Sie dagegen zu wenig bezahlen, verlieren Sie manchmal
alles, da der gekaufte Gegenstand die ihm zugedachte Aufgabe nicht
erfüllen kann.
Das Gesetz der Wirtschaft verbietet es, für wenig Geld viel Wert zu
erhalten. Nehmen Sie das niedrigste Angebot an, müssen Sie für das
Risiko, das Sie eingehen, etwas hinzurechnen. Und wenn Sie das tun,
dann haben Sie auch genug Geld, um für etwas besseres zu bezahlen.
John Ruskin (1819-1900)
Danke für‘s Zuhören