Leiterplatten Glossar Leiterplatten

Leiterplatten
Glossar
Leiterplatten
1
Index Leiterplatten
AR, aspect ratio
Multilayer-Leiterplatte
Feinleitertechnik
Prepreg
FPC, flexible printed circuitry
PTH, plated through hole
HDI, high density interconnect
Sackloch
IPC, association connecting electronics
SMT, surface mounted technology
industries
THT, through hole technology
Leiterbahn
Via
Leiterplatte, LP
Wirelaid
Microvia
Impressum
2
Leiterplatten
AR, aspect ratio
Der Begriff Aspect Ratio (AR) wird u.a. bei Leiterplatten benutzt und gibt das Verhältnis
zwischen der Leiterplattendicke und dem Bohrlochdurchmesser an. Dieses Verhältnis wird
auch als Streckenverhältnis bezeichnet. Hat die Leiterplatte beispielsweise eine Dicke von
0,2 mm und die Bohrung einen Durchmesser von 0,02 mm, dann ist das Aspect Ratio 10:1.
Beim Bohrungsdurchmesser ist zu beachten, dass Board-Entwickler als Größe für den
Durchmesser die so genannte Finished Hole Size (FHS) benutzen, also den Lochdurchmesser
von der fertigen Bohrung und nicht den Durchmesser des Bohrers.
Das Aspect Ratio ist ein wichtiger Kennwert für die Bestückung der Leiterplatten mit den
verschiedenen BGA-Packages.
Feinleitertechnik
FLM, fine line metal
Die Miniaturisierung der elektronischen Bauelemente und Chips hat zwangsläufig zu
kompakteren Leiterplatten mit verringerten Leiterbahnstrukturen geführt. Diese Techniken, die
Leiterbahnstrukturen, Foto: ILFA GmbH
in den 90er Jahren
entwickelt wurde
und u.a. zur HDILeiterplatte geführt
haben, werden als
Feinleiter-,
Feinstleiter-,
Mikrofeinleiter- und
Mikrofeinstleitertechnik
bezeichnet.
Die
Feinleitertechniken
3
Leiterplatten
unterscheiden sich in der Struktur ihrer Leiterbahnen, der Größe der Pads, Vias und Microvias.
Haben Standard-Leiterbahnen eine Leiterbahnstruktur zwischen 300 µm und 200 µm, so ist die
der Feinleitertechnik 180 µm, der Feinstleitertechnik 150 µm, der Mikrofeinleiter- und
Mikrofeinstleitertechnik 90 µm und 50 µm. Gleiches gilt für die Vias, die bei StandardLeiterplatten 0,60 mm groß sind, bei Feinleitern lediglich 0,40 mm und bei Feinstleitern und
Mikrofeinstleitern nur noch 0,20 mm und 0,15 mm.
Die Feinleitertechnik wird u.a. in der SMT-Technik eingesetzt, die der Feinstleiter in der FinePitch-Technik und die der Mikrofein- und -feinstleiter in Chip on Board (CoB) und Multi-ChipModulen (MCM).
FPC, flexible printed
circuitry
Flexible Leiterplatte
Flexible Printed Circuit (FPC) sind flexible Leiterplatten, sogenannte Flexleiterplatten. Es sind
gedruckte elektronische Schaltungen auf flexiblem Basismaterial, die unterschiedlich biegsam
sind. Als Basismaterial wird Polyimid benutzt, meistens aber Polyesterfolie.
Bei flexiblen Leiterplatten wird das flexible Basismaterial wie bei der Leiterplattenherstellung
Flexible Printed Circuitry (FPC), Foto: Parlex
mit einer dünnen Kupferkaschierung
beschichtet. Die Leiterbahnen und
Schaltungen werden mit einer
speziellen Farbe auf das flexible
Basismaterial aufgedruckt und der nicht
bedruckte Bereich wird ausgeätzt.
Dadurch bleiben die Leiterbahnen für
die elektronische Schaltung erhalten.
Alternativ dazu können die
Leiterbahnen auch mit leitender
4
Leiterplatten
Druckerfarbe als gedruckte Elektronik aufgedruckt werden. Die gedruckten Schaltungen können
ein- oder beidseitig auf das Trägermaterial aufgebracht werden, aber ebenso mehrmalig wie
Multilayer-Leiterplatten ausgeführt sein. Die Leiterbahnabstände können unter 0,2 mm liegen.
Neben einseitigen flexiblen Leiterplatten gibt es doppelseitige und auch mehrlagige flexible
Leiterplatten.
Ein Einsatzgebiet für flexible Leiterplatten sind Verbindungskabel, die in FPC-Technologie
allerdings aufwendiger herzustellen sind als die in Leiterausführung. Darüber hinaus werden
flexible Leiterplatten in der Medizin- und Automotive-Technik eingesetzt, in der
Telekommunikation, der Sensortechnik, im Maschinenbau und der Luft- und Raumfahrt.
HDI, high density
interconnect
Die zunehmende Miniaturisierung von Geräten, Baugruppen und Bauteilen stellt immer weitere
Anforderungen an die Bauelemente- und
HDI-Leiterplatte
SMT-Platine mit Vias
Leiterbahndichte von Leiterplatten. Die
konstruktiven Lösungen werden durch die
Verkleinerung der Pad-Durchmesser, durch
Reduzierung der Leiterbahnbreite und des
Leiterbahnabstands, die Erhöhung der
Lagenzahl und der Microvias für die
Kontaktierungen erreicht. Alle diese
Konstruktionsmerkmale kennzeichnen die
HDI-Leiterplatten (High Density
Interconnection), eine Multilayer-Leiterplatte,
die je nach Lagenzahl zwischen 0,8 mm und
2,4 mm dünn sind.
5
Leiterplatten
Die Leiterbahnstrukturen von HDI-Leiterplatten sind in Feinstleiter-, Mirkofeinleiter- oder
Mikrofeinstleitertechnik (MFT) aufgebaut. Die technischen Merkmale für HDI-Leiterplatten sind
durch die Leiterbahnbreite von <120 µm und dem Leiterbahnabstand von <120 µm sowie dem
Einsatz von Blind-Vias charakterisiert. Bedingt durch die enorme Leiterbahndichte kann jede
Lage mehr Leiterbahnen aufweisen, wodurch die Lagenzahl reduziert werden kann.
Der HDI-Lagenaufbau, der im Standard IPC-2315 beschrieben ist, besteht prinzipiell aus der
Kernlage aus Epoxidharz, den Prepregs, das sind vorimprägnierte, faserverstärke Schichten,
und dem HDI-Dielektrikum. Vom Aufbau her gibt es mehrere unterschiedliche HDI-Typen:
HDI-Typ I arbeitet mit Durchkontaktierungen und Microvias. Die Lagenanzahl variiert und
hängt von dem Seitenverhältnis der Durchkontaktierungen und von der Dicke des FR-4Dielektrika ab, das bei hohen Temperaturen delaminieren kann. Um eine hinreichende
Zuverlässigkeit zu erhalten, sollte das Verhältnis von Kontaktierungslänge und
Lochdurchmesser mindestens 10 sein.
Beim HDI-Typ II werden Microvias benutzt und innenliegende Durchkontaktierungen, die
sogenannten Buried Vias. Diese verdeckten Durchkontaktierungen werden nach der Bohrung
durch weitere Lagen abgedeckt. Microvias können neben oder auch über den innenliegenden
Durchkontaktierungen angebracht werden. Die Lagenanzahl ist bei den HDI-Typen I und II
begrenzt.
Im Unterschied zu HDI-Typ II befinden sich beim HDI-Typ III mindestens zwei Microvia-Lagen
auf mindestens einer Leiterplattenseite. Die Microvias können direkt über den verdeckten
Vergrabungen angeordnet werden. Diese HDI-Leiterplatte eignet sich für große, dicht
bestückte Platinen mit mehreren BGA-Packages mit vielen Pins. Mit den HDI-Typen IV, V und
VI gibt es noch drei weitere HDI-Typen, die allerdings nicht für BGA-bestückte Leiterplatte
genutzt werden.
6
Leiterplatten
HDI-Leiterplatten werden in mobilen Endgeräten, in Handys, PDAs, Smartphones und in der
Unterhaltungselektronik eingesetzt.
IPC, association
connecting electronics
industries
Die Association Connecting Electronics Industries (IPC) wurde 1957 als Institut für gedruckte
Schaltungen, Institute for Printed Circuits, gegründet. Später wurde diese Bezeichnung in
Institute for Interconnecting and Packaging Electronic Circuits geändert und diese wurde 1999
wiederum in Association Connecting Electronics Industries umbenannt. Beibehalten wurde
lediglich das schon immer verwendete Akronym IPC.
Die IPC ist eine Vereinigung, die sich mit den Problemen, Lösungen, Strategien und
Produktionstechniken von gedruckten Schaltungen im weitesten Sinne beschäftigt. Als
weltweit agierende Organisation mit über 2.500 Mitgliedsfirmen beschäftigt sich die IPC mit
allen Facetten der Entwicklung, Herstellung und Produktion von Leiterplatten und deren
Bestückungstechniken. Sie erstellt Marktprognosen, erarbeitet Standards, gibt Richtlinien für
die Baugruppenfertigung und die Qualitätssicherung heraus und fördert die Schulung des
Firmenpersonals und die Produktionstechniken.
Die IPC-Richtlinien umfassen den Montageprozess und die Tests für elektronische Baugruppen
in dem die Qualität des Endprodukts durch die richtige Handhabung der Leiterplatten, der zu
bestückenden Bauelemente, des Lotes, der Flussmittel und der Produktionsmaschinen
bestimmt wird.
http://www.ipc.org
Leiterbahn
conductor path
Leiterbahnen sind elektrisch leitende Verbindungen auf einer Leiterplatte. Sie werden für die
Strompfade, Masse und die Temperaturableitung benutzt. Damit der Stromtransport möglichst
verlustarm erfolgt, sind die Leiterbahnen aus Kupfer, das einen geringen spezifischen
7
Leiterplatte mit Leiterbahnen und Vias
Leiterplatten
Leiterplatte mit Leiterbahnen und Vias
Widerstand hat, und werden bei der
Leiterplattenherstellung aus dem
aufkaschierten Kupferbelag ausgeätzt.
Dies geschieht mit lithografischen und
galvanischen Verfahren.
Leiterbahnen werden in handelsüblichen
Leiterbahndicken ausgeführt, die
Leiterbahnbreiten werden durch die
Konstruktionsprogramme und die Leiterbahntechniken festgelegt. Bei den
Leiterbahnstrukturen unterscheidet man zwischen Standard-Leiterbahnen die zwischen 300 µm
und 200 µm breit sind, der Feinleitertechnik mit 180 µm, der Feinstleitertechnik mit 150 µm,
der Mikrofeinleiter- und Mikrofeinstleitertechnik mit Leiterbahnstrukturen von 90 µm und 50
µm.
Die Leiterbahndicken liegen zwischen 5 µm und 400 µm, gängige Leiterbahndicken betragen
17,5 µm, 35 µm und 70 µm. Der sich daraus ergebende Leiterquerschnitt bestimmt die
Stromtragfähigkeit der Leiterbahn und damit den Strom, der durch sie fließen kann.
Leiterbahnen mit kleinerem Querschnitt werden für Feinstleitertechnik benutzt, dickere
hingegen für Feinleitertechnik und noch dickere für Hochstromverbindungen. Leiterbahnen für
hohe Stromstärken arbeiten mit Kupfereinleger, die in gefräste Vertiefungen eingelegt werden.
Diese können sich auf der Leiterplattenoberseite oder bei Multilayer-Leiterplatten auch
zwischen den Leiterplattenschichten befinden. Werden als Einleger Drähte verwendet, spricht
man von Wirelaid.
Bei dickeren Leiterbahnen spricht man von Dickkupfer-Leiterplatten. Der Abstand zwischen
zwei Leiterbahnen wird durch die Spannungsfestigkeit der Isolation und durch die
8
Leiterplatten
gegenseitige kapazitive Beeinflussung bestimmt.
Leiterplatten werden ja nicht nur einseitig mit Kupferfolie kaschiert, sondern sind zweiseitig
und oft mehrlagig als Multilayer-Leiterplatten ausgeführt. Die Verbindung zwischen zwei oder
mehreren Leiterbahnen durch die Leiterplatte durch Bohrungen und durchkontaktierte
Bohrungen, den sogenannten Vias.
Leiterplatte, LP
PCB, printed circuit board
Leiterplatten sind kupferkaschierte, glasfasergetränkte Epoxydharzplatten oder Polyimid- und
Polyesterfolien, auf denen elektronische Bauteile über Leiterbahnen miteinander verbunden
sind. Die Leiterbahnen selbst werden durch Ätztechniken aus der Kupferkaschierung
ausgeätzt. Als Basismaterial benutzen Leiterplatten Hartpapier, Glasgewebe oder
Baumwollpapier, das durch Harze wie Phenol, Epoxid, Teflon und Polymere verstärkt wird.
Dieses Trägermaterial wird mit einer Kupferschicht kaschiert.
Zur Klassifizierung sind die Basismaterialien von Leiterplatten in FR-Klassen (FR, Flame
Retardant) eingeteilt. Je nach Trägermaterial eignen sie sich für Konsumerprodukte, Computer,
Messgeräte oder HF-Schaltungen. Häufig eingesetzte Leiterplatten sind flammwidrig und
Aufbau einer beidseitig kaschierten Leiterplatte
9
Leiterplatten
haben eine FR-Klasse 4. Neben den starren Leiterplatten gibt es auch flexible Leiterplatten,
die u.a. als Kabelverbinder eingesetzt werden, starr-flexible und dreidimensionale FormLeiterplatten.
Die einfachste Ausführung ist eine einseitige Standard-Leiterplatte, die nur auf einer Seite
Leiterbahnen hat. Auf der zweiten Leiterplattenseite werden die Bauteile montiert. Die Seite
mit den Leiterbahnen wird als Lötseite bezeichnet, die mit den elektronischen Bauteilen als
Bestückungsseite. Da die Leiterbahnen auf dem Trägermaterial immer kreuzungsfrei verlegt
sein müssen, kann man nur bei einfachen elektronischen Schaltungen mit einer einzigen
Leiterbahnebene arbeiten. Bei steigender Komplexität sind Leiterplatten beidseitig
Nach NEMA definierte Basismaterialien für Leiterplatten
kupferkaschiert. Darüber hinaus können
auch beide Seiten mit SMD-Bauteilen,
integrierten Schaltungen, Sockeln,
Steckern und Steckverbindern bestückt
werden.
Mit der Miniaturisierung der
Bauelemente und dem damit
verbundenen geringeren
Stromverbrauch, wurden auch die
Leiterbahnstrukturen über die Jahre
kontinuierlich verringert. Betrug die
Leiterbahnstruktur von StandardLeiterplatten in den 80er Jahren noch
zwischen 300 µm und 200 µm, so
reduzierte sie in den folgenden Jahren
10
Leiterplatten
mit der Feinleitertechnik auf 180 µm und mit der Feinstleitertechnik auf 150 µm. In den darauf
folgenden Techniken mit Mikrofeinleiter und Mikrofeinstleiter wurden die Leiterbahnstrukturen
auf 90 µm und 50 µm reduziert.
Die Kupferkaschierung des Trägermaterials ist bei allen Leiterplattenausführungen äußerst
dünn und hat Kupferauflagen zwischen 5 µm und 210 µm, wobei die gängigsten Kaschierungen
bei 17,5 µm, 35 µm und 70 µm liegen. Die dünnen Kupferauflagen werden für
Feinstleitertechnik, dickere hingegen für Feinleitertechnik und noch dickere für StandardLeiterbahnen und Hochstromverbindungen benutzt. Für hohe Ströme gibt es mit Wirelaid auch
eine Embedded-Technik, bei der Hochstromleiterbahnen zwischen die Lagen gelegt werden.
Reicht die beidseitige Leiterbahnführung für die Schaltungsrealisierung nicht aus, geht man zu
mehrlagigen Multilayer-Leiterplatten über. Dabei werden mehrere dünnere Epoxydharzplatten,
die alle mit kaschierten Leiterbahnen ausgestattet sind, passgenau mit Prepregs aufeinander
geklebt. Anstelle der Epoxydharzplatten treten bei weiter steigender Komplexität
kupferkaschierte Polyimid- oder Polyesterfolien, die nur 50 µm dünn sein können. Dadurch
kann eine Leiterplatte aus mehreren Leiterbahnebenen bestehen, das können durchaus 10 bis
20 sein. Die Grenze der Multilayer-Technik liegt bei etwa 48 Lagen. Bei dieser Lagenzahl
werden das Trägermaterial und die Prepregs äußerst dünn, was bei höheren Temperaturen für
bleifreies Löten zu Problemen führen kann. Für die Kontakte zwischen den verschiedenen
Leiterbahnen von Multilayer-Leiterplatten sorgen Durchkontaktierungen und Vias.
Zur Erhöhung der Komponenten- und Leiterbahndichte von Standard-Leiterplatten bietet sich
mit der HDI-Leiterplatte ein Lagenaufbau mit kleineren Leiterbahnbreiten und -abständen an.
Inzwischen gibt es auch embedded Techniken, bei denen passive Bauelemente auf den
Innenlagen von Multilayer-Leiterplatten eingebettet werden und so auf den
Platinenoberflächen Platz für aktive Bauelemente schaffen.
11
Leiterplatten
Die Leiterbahnen selber sind aus gut leitendem Material wie Kupfer oder Silber und zur
Einschränkung der Korrosion teilweise auch in Gold kontaktiert. Die Leiterbahnabstände sind
bei modernen gedruckten Schaltungen durch die Kontaktabstände der Sockel bestimmt und
liegen bis hin zu 0,5 mm. Technisch können bereits Leiterbahnbreiten und -abstände von 20
Mikrometer erzeugt werden. Durch den hohen Feinheitsgrad lasen sich Chip on Boards (CoB)
und Multi-Chip-Module (MCM) problemlos in eine Schaltung integrieren. Mit den Leiterbahnen
selbst können Kapazitäten und hochfrequente Leitungen nachgebildet werden. Beispiele
hierfür sind Striplines und Microstrips.
Die elektronischen Bauteile, Sockel, Buchsen- und Steckerleisten werden in Durchstecktechnik
(THT) in die Leiterplatte eingelassen und durchkontaktiert, sie können aber auch mittels SMTTechnik auf der Oberfläche der Leiterplatte verlötet, leitgeklebt oder gebondet werden.
Für Leiterplatten gibt es standardisierte Größen. Die am häufigsten verwendeten Formate für
Einschubplatinen für Gestelleinbau sind die Europakarte und die Doppel-Europakarte.
Microvia
Als Microvias werden kleine Löcher bezeichnet, die auf HDI-Leiterplatten in
Mikrofeinleitertechnik (MFT) für die Verbindung zwischen zwei oder mehreren Layern sorgen.
Solche Mikrolöcher werden mit Lasern, durch Plasmaätzen oder mechanischen Mikrobohrern
hergestellt und haben einen Durchmesser von 50 µm oder 100 µm.
Ein Microvia ist durch einen Lochdurchmesser von <200 µm und/oder einer Lochdichte von
>1.000 Vias/qdm definiert. Nach der Association Connecting Electronics Industries, IPC 6016
ist der Lochdurchmesser sogar <150 µm. Microvias dienen ausschließlich zur Kontaktierung
von Leiterbahnen in Mikrofein- und Mikrofeinstleitertechnik und werden mit leitenden
Materialien beschichtet.
12
Leiterplatten
Herstellung eines Microvias
Bedingt durch die zunehmende Miniaturisierung von Bauteilen müssen auf den Leiterplatten
kleinste Verbindungsstellen zwischen einer äußeren Schicht und anderen Schichten einer
Multilayer-Leiterplatte geschaffen werden. Mit solchen Vias können Chipbausteine mit
kleinsten Kontaktabständen wie BGA-Packages, QFP-Packages oder CSP-Packages entflochten
werden.
Darüber hinaus können Microvias für die Kontaktierung von Striplines und Microstrips benutzt
werden, da sie die Impedanz der Übertragungsleitungen nicht beeinträchtigen.
Multilayer-Leiterplatte
MLB, multi layer board
Bedingt durch die vielen Kontakte, die Mikroprozessoren und andere elektronische Bauteile
haben, reichen ein- und doppelseitig beschichtete Leiterplatten nicht aus, um die geforderte
Packungsdichte zu realisieren. Die resultierenden gedruckten Schaltungen haben zu viele
Kreuzungspunkte. Aus diesem Grund wurde bereits in den 70er Jahren mehrlagige
Leiterplatten hergestellt, bei denen die Leitungsführung auf mehreren kreuzungsfreien Lagen
erfolgt.
13
Leiterplatten
Beispiel für eine vierlagige Multilayer-Leiterplatte
Diese mehrlagigen Leiterplatten sind Multilayer-Leiterplatten (MLB). Sie sind lagenweise
aufgebaut und bestehen aus Kupferfolien, Prepregs und Trägermaterial. Der Lagenaufbau von
Multilayer-Leiterplatten ist symmetrisch in Bezug auf die Innenlagen, die Prepregs und die
Kupferlagen. Die Innenlagen bestehen aus Trägermaterialien und haben standardmäßige
Materialstärken zwischen 0,10 mm und 1,20 mm. Zwischen den einzelnen Lagen befinden sich
meistens zwei Prepregs. Dickere Prepregs sorgen für eine höhere Stabilität, was die
Kupferschichten auf den Innenlagen betrifft, so wird bei dickerem Kupfer mehr harzreiches
Prepreg zum Verfüllen der weggeätzten Kupferflächen benötigt.
Multilayer-Leiterplatten sind in HDI-Technik und für Surface Mounted Technology (SMT) und
können aus 4 bis 10 Einzellagen bestehen. Realisierbar sind bis zu 48 Lagen. Die Verbindung
14
Leiterplatten
zwischen den einzelnen Lagen wird mit
Vias resp. Microvias gemacht. Solche
Microvias können die äußeren Lagen
miteinander verbinden, als Plated Through
Hole (PTH), sie können aber auch
innenliegende Lagen miteinander oder mit
den äußeren Lagen verbinden.
Prepreg
preimpregnated
Beispiel für eine Multi-Layer-Schaltung. Die einzelnen
Layer sind farblich kenntlich gemacht.
Prepeg ist die Abkürzung für
Preimpregnated und bedeutet
vorimprägniert. Die Bezeichnung Prepeg
wird in der Leiterplattentechnik für
vorgetränkte Zwischenlagen von MultilayerLeiterplatten und HDI-Leiterplatten
benutzt. Prepregs sind flexible Laminate, die aus Harz und Glasfaser bestehen und zwischen
50 µm und 175 µm dünn sind und quasi als Kleber zwischen den festen Kernlagen fungieren.
Nach dem Laminierprozess härtet der Kleber aus.
Dickere Prepregs haben eine höhere Typenbezeichnung und sorgen bei mehrlagigen
Leiterplatten für eine höhere Stabilität. Der Harzanteil von Prepregs ist abhängig vom
Prepreg-Typ und liegt zwischen 75 % und ca. 50 %. Damit die charakteristischen HFEigenschaften der Leiterplatten nicht beeinträchtigt werden, müssen Prepregs die gleiche
Flammwidrigkeit haben, wie die Kernplatten.
15
Leiterplatten
PTH, plated through
hole
DK, Durchkontaktierung
Bei zwei- und mehrlagigen Leiterplatten
müssen zwischen der oberen und der
unteren kupferbeschichteten Leiterplatte
Durchkontaktierungen hergestellt werden.
Diese Durchkontaktierungen oder
Durchsteiger sind Plated Through Holes
(PTH).
Es sind kleine Bohrungen mit
Durchmessern von 0,3 mm bis 1,0 mm, die
innenwandig mit Kupfer oder
Metallschichten versehen sind. Die obere
Plated Through Hole (PTH), Foto: lpkf.com
und untere Kontaktstelle der Plated
Through Holes sind umgebörtelt und bilden einen elektrischen Kontakt mit den Leiterbahnen.
Durchkontaktierungen können durch einen chemischen Abscheideverfahren mit einer dünnen
Kupferschicht beschichtet werden. Beim Abscheidevorgang lagert sich das Kupfer auch in den
Lochwandungen der Vias ab. Die Kupferschichtdicke liegt nach der chemischen Abscheidung
bei etwa 3 mm, bei einer galvanischen Behandlung bei etwa 5 µm. Ein anderes Verfahren für
Durchkontaktierungen ist die Metallisierung. Dabei werden die Wandungen der Bohrlöcher mit
einer dünnen Graphitschicht belegt.
Sackloch
blind vias
In der Fertigung von Multilayer-Leiterplatten gibt es verschiedene Techniken um die obere
oder untere Löt- oder Bestückungsseite miteinander oder mit einer dazwischen liegenden
Leiterplattenlage zu kontaktieren. Diese Kontaktierungen nennt man Vias. Bei den Vias
unterscheidet man zwischen solchen, die die beiden äußeren Leiterplattenlagen miteinander
16
Leiterplatten
Verschiedene Via-Ausführungen
verbinden, das sind durchkontaktierte
Vias oder Plated Through Holes
(PTH), solchen, die eine äußere Lage
mit einer inneren verbinden, das sind
Sacklöcher oder Blind Vias und den
innenliegenden Durchkontaktierungen, den Buried Vias.
Sacklöcher, Blind Vias, sind
Kontaktierungen, die von der
Bestückungsseite oder der Lötseite
bis zu einer inneren Leiterplattenlage
reichen und von später aufgebrachten
Leiterplattenlagen abgedeckt werden.
Der Lochdurchmesser der Sacklöcher
liegt zwischen 0,2 mm und 0,5 mm, die maximale Bohrtiefe ist abhängig vom
Lochdurchmesser und entspricht dem Lochdurchmesser. Eine Sonderform der Sacklöcher bilden
solche, die zwei innenliegende Leiterplattenlagen miteinander verbinden. Sie heißen Buried
Vias und werden beidseitig von später aufgebrachten Leiterplattenlagen abgedeckt.
SMT, surface mounted
technology
SMT-Technik
Die SMT-Technik (Surface Mounted Technology) ist eine Oberflächenmontage mit der die
Bestückung von gedruckten Schaltungen von Platinen und Leiterplatten vereinfacht wird.
Die für die Bestückung notwendigen SMD-Bauteile zeichnen sich durch ihre extrem kleine
Bauform aus und werden bei der Bestückung direkt auf die kupferkaschierte Oberfläche der
Platine gelötet. Sie benötigen keine Bohrlöcher wie die bedrahteten Bauelemente für die
17
Leiterplatten
Durchstecktechnik (THT), wesentlich
weniger Platz und können ein- oder
beidseitig auf dünneren Platinen montiert
werden.
Die SMT-Platinen können vollautomatisch
bestückt werden. Die Bestückungsleistung
kann bis zu 100.000 SMD-Bauteile pro
Stunde und sogar darüber betragen. Da die
SMD-Bauteile extrem klein sind erfolgt die
Beschriftung nur über einen Code, der auf
die Platine gedruckt wird. Die
Löttechnik bei der SMT-Technik
Lötverbindung der SMD-Bauteile mit den
Leiterbahnen erfolgt mittels Lötverbindung in einem Schwalllötbad.
THT, through hole
technology
Durchstecktechnik
Bei Leiterplatten unterscheidet man zwischen solchen bei denen die elektronischen Bauteile
mit Anschlussdrähten versehen sind, die in vorgebohrte Löcher eingesteckt werden, der
Through-Hole-Technik (THT), und der SMT-Technik, bei denen die Bauteile nur
Anschlusskontakte haben, die auf der Leiterplattenoberfläche aufgebracht und verlötet
werden.
Die klassische Leiterplatten-Bestückungstechnik ist die Durchstecktechnik. Bei dieser Technik
werden die Einstecklöcher berechnet, gebohrt und kontaktiert. Die einzelnen Bohrungen haben
eine Lötfläche und bei durchkontaktierten Löchern ist die Bohrung mit einer Kupferhülse
belegt. Die Bohrungen stellen die elektrische und mechanische Verbindung zwischen
Leiterplatte und Bauteil her. Das elektronische Bauteil wird mit dem Anschlussdraht oder -stift
18
Leiterplatten
Lötauge (Pad) bei einer THT-Verbindung
durch die Bohrung gesteckt, die
Anschlussdrähte werden
abgeschnitten und mittels
Lötverbindung im Schwalllötbad mit
der Leiterbahn verlötet. Dabei fließt
das Lot auch zwischen Kupferhülse
und Anschlussdraht.
Bei dieser Leiterplattentechnik
werden Durchkontaktierungen
zwischen den einzelnen Lagen der
mehrlagigen Leiterplatte mit Vias realisiert. Bei Leiterplatten unterscheidet man zwischen
solchen bei denen die elektronischen Bauteile mit Anschlussdrähten versehen sind, die in
vorgebohrte Löcher eingesteckt werden, der Through-Hole-Technik (THT), und der SMTTechnik, bei denen die Bauteile nur Anschlusskontakte haben, die auf der
Leiterplattenoberfläche aufgebracht und verlötet werden.
Die klassische Leiterplatten-Bestückungstechnik ist die Durchstecktechnik. Bei dieser Technik
werden die Einstecklöcher berechnet, gebohrt und kontaktiert. Die einzelnen Bohrungen haben
eine Lötfläche und bei durchkontaktierten Löchern ist die Bohrung mit einer Kupferhülse
belegt. Die Bohrungen stellen die elektrische und mechanische Verbindung zwischen
Leiterplatte und Bauteil her. Das elektronische Bauteil wird mit dem Anschlussdraht oder -stift
durch die Bohrung gesteckt, die Anschlussdrähte werden abgeschnitten und mittels
Lötverbindung im Schwalllötbad mit der Leiterbahn verlötet. Dabei fließt das Lot auch
zwischen Kupferhülse und Anschlussdraht.
19
Leiterplatten
Bei dieser Leiterplattentechnik werden Durchkontaktierungen zwischen den einzelnen Lagen
der mehrlagigen Leiterplatte mit Vias realisiert.
Via, vertical interconnect
access
Die Abkürzung Via steht für Vertical Interconnect Access, einer vertikalen elektrisch leitenden
Verbindung. Vias sind durchkontaktierte Löcher einer Leiterplatte, sie werden auch als
Lagenwechsler bezeichnet. Solche Vias dienen ausschließlich der Durchkontaktierung zwischen
mehreren Lagen einer Leiterplatte, über die eine elektrisch leitende Verbindung hergestellt
wird. Sie sind nicht für Bauteile geeignet, die in Durchstecktechnik (THT) verarbeitet werden.
Vias haben einen geringen Lochdurchmesser und verbinden verschiedene Lagen von
Leiterplatte miteinander. Der Lochdurchmesser hängt von der Leiterbahnstruktur ab und liegt
Verschiedene Via-Ausführungen
bei Standard-Leiterbahnen bei 0,60
mm, bei Leiterbahnen in
Feinleitertechnik reduziert sich der
Via-Durchmesser auf 0,40 mm und bei
Feinstleitern bis auf 0,20 mm. Die
noch kleineren Microvias liegen bei
0,20 mm und 0,15 mm.
Werden von den Vias die beiden
äußeren Lagen der Leiterplatte
miteinander kontaktiert, so handelt
es sich um Durchkontaktierungen,
Durchgangs-Vias, Durchsteiger oder
Plated Through Holes (PTH). Werden
die Leiterbahnen von zwei
20
Leiterplatten
innenliegenden Lagen miteinander verbunden, spricht man von Buried Vias oder vergrabenen
Vias. Diese Vias sind nicht von der Platinenoberfläche aus zugänglich. Verbinden die Vias die
oberste oder unterste kupferbeschichtete Lage mit einer Innenlage, so sind es Blind Vias oder
Sacklöcher. Die Sacklochvias beginnen in der Leiterplattenoberfläche und reichen bis zu der
gewünschten inneren Leiterplattenschacht. Und Plugged Vias sind verschlossene Vias.
Plugged Vias können unter den kugelförmigen Lötpunkten, den Balls, von BGA-Packages und
deren Varianten platziert werden, was die Entflechtung vereinfacht.
Bei geringen Leiterbahnabständen werden die Vias zunehmend kleiner, man spricht dann von
Microvias. Zudem gibt es eine Durchkontaktierungstechnik auf Silizium-Basis: die ThroughSilicon Vias (TSV), die in der Halbleitertechnik, in Komponenten der Optoelektronik und in der
Mikrosystemtechnik (MEMS) eingesetzt wird.
Die Löcher für die Vias können mit Mikrobohrern gebohrt, von Lasern gebrannt oder wie bei
der LTCC-Technik gestanzt werden.
Wirelaid
Die Wortschöpfung Wirelaid setzt sich zusammen aus Wire und Laid, wobei Wire für Draht
steht und Laid für einlegen. Bei Wirelaid handelt es sich um eine Kupfereinlagetechnik bei der
Leiterbahnen durch Kupfereinleger oder eingelegte Drähte verstärkt werden. Dadurch werden
aus normalen Leiterbahnen, die nur geringe Stromstärken vertragen, Hochstromleiterbahnen.
Die ständig steigenden Anforderungen an die Leistungselektronik führen dazu, dass deutlich
höhere Ströme über die Leiterplatten und Verbindungselemente geführt werden müssen. Da
normale Leiterbahnen extrem dünn sind, sind sie für Hochströme nicht geeignet, sie würden
die maximale Erwärmung überschreiten und müssen dafür im Leiterquerschnitt vergrößert
werden. Dies erfolgt mit Drähten, die in das Basismaterial der Leiterplatten eingebettet
werden.
21
Leiterplatten
Der Leiterquerschnitt und der
spezifische Widerstand des
Leiterbahnmaterials bestimmen
in Abhängigkeit vom Stromfluss
die Erwärmung der Leiterbahn.
Diese Zusammenhänge sind in
der IPC-Richtlinie 2152
beschrieben. Die
Zusammenhänge zeigen, dass
Wirelaid-Technik mit in die Leiterplatte eingebetteten Leitungen
die Leiterbahnen bei normaler
Kupferkaschierung sehr breit werden und 10 mm und mehr betragen können. Da solche breiten
Leiterbahnen nicht praktikabel sind und die Leiterplatten verteuern, bieten sich einige
Alternativen an wie das parallele Verlegen mehrerer Leiterbahnen auf den einzelnen Schichten
einer Multilayer-Leiterplatte, eine dickere Kupferkaschierung oder eben Wirelaid. Für die
Leiterbahnverstärkung kann jede Schicht einer Multilayer-Leiterplatte benutzt werden.
Außerdem kann bei der Wirelaid-Technik die Leiterbahnverstärkung durch eine dickere
Leiterbahn oder durch einen runden Draht erfolgen.
22
Impressum
Leiterplatten
Urheber
Klaus Lipinski
Datacom-Buchverlag GmbH
84378 Dietersburg
ISBN: 978-3-89238-257-7
Leiterplatten, V2.1
E-Book, Copyright 2013
Trotz sorgfältiger Recherche wird für die
angegebenen Informationen keine Haftung
übernommen.
Dieses Werk ist unter einem Creative Commons Namensnennung-Keine
kommerzielle Nutzung-Keine Bearbeitung 3.0 Deutschland Lizenzvertrag
lizenziert.
Erlaubt ist die nichtkommerzielle Verbreitung und Vervielfältigung ohne das Werk zu verändern
und unter Nennung des Herausgebers. Sie dürfen dieses
E-Book auf Ihrer Website einbinden, wenn ein Backlink auf www.itwissen.info gesetzt ist.
Layout & Gestaltung: Sebastian Schreiber
Titel: 1. © Viktor Kuryan - Fotolia.com
Produktion: www.media-schmid.de
Weitere Informationen unter www.itwissen.info
23