Package

Transcription

Package

PACKAGES
1
Weitere Top-Infos unter ITWissen.info
PACKAGES
Inhalt
BCC, bump chip carrier
BGA, ball grid arra
CSP, chip scale package
DIL, dual in line
DIP, dual inline package
FBGA, fine ball grid array
FC, flip chip
FC-PGA, flip chip pin grid array
FLGA, fine land grid array
HDP, high density packaging
LCC, leadless chip carrier
LFCSP, leadframe chip scale package
LGA, land grid array
LLP, leadless leadframe package
LQFP, low profile quad flat pack
LTCC, low temperature cofired
ceramics
MCM, multi-chip module
MCP, multi chip package
MLF, micro lead frame
MLP, micro leadframe package
MSOP, micro small-outline package
Package
PDIP, plastic dual inline package
PGA, pin grid array
PLCC, plastic leaded chip carrier
PoP, package on package
PPGA, plastic pin grid array
QFJ, quad flat J-lead
QFN, quad flat no-lead
QFP, quad flat package
RCP, redistributed chip packaging
SDIP, shrink dual inline package
SECC, single edge contact cartridge
SHP, surface horizontal package
SIP, single inline package
SIP, system in a package
SOIC, small outline integrated circuit
SOJ, J-leaded small-outline package
SOP, small outline package
SOT, small outline transistor
SPGA, staggered pin grid array
Impressum:
Herausgeber: Klaus Lipinski
Packages
Copyrigt 2008
DATACOM-Buchverlag GmbH
84378 Dietersburg
Alle Rechte vorbehalten.
Keine Haftung für die angegebenen
Informationen.
Produziert von Media-Schmid
Exit
2
SSOP, shrink small outline package
TCP, tape carrier package
TFBGA, thin fine-pitch ball grid
array
TQFP, thin quad flat package
TSOP, thin small outline package
TSOT, thin small outline transistor
TSSOP, thin shrink small outline
package
UCSP, chip-scale package
URM, universal retention module
VFBGA, very-thin fine-pitch ball grid
array
WCSP, wafer chip scale package
WLCSP, wafer-level chip-scale
package
ZIF, ZIF-Sockel
zero insertion force
ZIP, zigzag inline package
PACKAGES
Abkürzungen
BCC
BEM
BGA
BTAG
C&P
C&W
C4
C5
CBGA
CC
CCC
CCGA
CDIP
CDIP SB
CFP
CIB
CLCC
COB
COG
CPGA
CQFP
CSP
CZIP
DBGA
DCA
DFP
DIL
DIP
EUV
FBGA
FC-PGA
FC/CSP
FCIP
FLGA
FP
HDI
HDP
HLQFP
HQFP
HSOP
HSSOP
HTQFP
HTSSOP
HVQFP
ILB
Exit
bump chip carrier
boundary element method
ball grid array
bumped tape automated bonding
collect and place
chip and wire
controlled collapse chip connection
controlled collapse chip connection ceramic
ceramic ball grid array
chip carrier
ceramic chip carrier
ceramic column grid array
glass-sealed ceramic dual inline package
side-braze ceramic dual inline package
both formed and unformed CFP
chip on board
ceramic leaded chip carrier
chip on board
chip on glass
ceramic pin grid array
ceramic quad-flat package
chip scale package
ceramic zig-zag package
dimpled grid array
direct chip attach
dual flat package
dual in line
dual inline package
extreme ultraviolet limited
fine ball grid array
flip chip pin grid array
flip chip / chip scale package
flip chip in package
fine land grid array
flat package
high density interconnection
high density packaging
thermally enhanced low profile QFP
thermally enhanced quad flat package
thermally enhanced small-outline package
thermally enhanced shrink small-outline package
thermally enhanced thin quad flat package
thermally enhanced thin shrink small-outline package
thermally enhanced very thin quad flat package
inner lead bonding
Index
3
JLCC
LCA
LCC
LCCC
LCM
LDCCC
LFCSP
LGA
LID
LIF
LLP
LPCC
LPCVD
LQFP
LTCC
MAX
mBGA
MC
MCM
MCP
MID
MLC
MLF
MLP
MMC
MNOS
MOP
MPS
MQFP
MSOP
MSP
OLB
OPTO
OVCC
PBGA
PCC
PCM
PCS
PDIP
PECVD
PFM
PGA
PLCC
POM
PPGA
PQFP
PSGA
PSO
J-leaded ceramic or metal chip carrier
Xilinx logic cell array
leadless chip carrier
leadless ceramic chip carrier
laminated ceramic module
leaded ceramic chip carrier
leadframe chip scale package
land grid array
leadless inverted device
low insertion force
leadless leadframe package
leadless plastic chip carrier
low pressure CVD
low profile quad flat pack
low temperature cofired ceramics
Altera CPLD
mini ball grid array
multilayer ceramic
multi-chip module
multi chip package
moulded interconnect device
multi layer ceramic
micro lead frame
micro leadframe package
mobile module cartridge
metal nitride oxide semiconductor
metal based organic film packaging
micro packaging system
metal quad flat package
micro small-outline package
mini square package
outer lead bonding
light sensor package
open via chip carrier
plastic BGA
plastic chip carrier
photoformed ceramic module
photoformed ceramic substrate
plastic dual inline package
plasma enhanced CVD
plastic flange mount package
pin grid array
plastic leaded chip carrier
polymer on metal
plastic pin grid array
plastic quad flat package
polymer stud grid array
plastic small outline
QCP
QFJ
QFN
QFP
QUIL
QUIP
SCP
SDIP
SECC
SEPP
SHP
SIP
SIP
SLT
SMP
SO
SOD
SOI
SOIC
SOJ
SOP
SOT
SPGA
SQFP
SSOP
TAB
TCC
TCP
TFP
TO/SOT
TOS
TQFP
TSOP
TSOT
TSSOP
TVFLGA
TVSOP
UCSP
URM
VQFP
VSO
VSOP
WLB
WLCSP
WSI
ZIF
ZIP
µBGA
quad carrier package
quad flat J-lead
quad flat no-lead
quad flat package
quad in-line
quad in-line package
single chip packaging
shrink dual inline package
single edge contact cartridge
single edge processor package
surface horizontal package
single inline package
system in a package
solid logic technology
surface mounted package
small outline
small outline diode
semiconductor on insulator
small outline integrated circuit
J-leaded small-outline package
small outline package
small outline transistor
staggered pin grid array
shrink quad flat package
shrink small outline package
tape automated bonding
tape chip carrier
tape carrier package
triple flat package
cylindrical package
tape on substrate
thin quad flat package
thin small outline package
thin small outline transistor
thin shrink small outline package
thin very fine land grid array
very thin small outline package
chip-scale package
universal retention module
very thin quad flat package
very small outline
very small outline package
wafer level packaging
wafer-level chip-scale package
wafer scale integration
zigzag inline package
micro ball grid array
PACKAGES
BCC
bump chip carrier
BCC-Package
Unterseitenansicht des
BCC-Package
BGA
ball grid array
BGA-Package
Exit
Index
4
Das BCC-Package ist ein MiniaturPackage für den Einsatz in Mobilgeräten, in
PDAs, Handys, Funkmodems usw. Das
BCC-Package selbst ist nur unwesentlich
größer als der Chip. Die Anschlussdellen
für den Kontakt mit der Leiterplatte sind
nur 0,4 mm x 0,3 mm groß. Dieses sehr
kompakte und leichte Package gibt es mit
8, 24, 32, 48 und 64 Anschlüssen. Die
Package-Größen liegen zwischen 2,8 mm x
3,8 mm, über 4 mm x 4 m, 5 mm x 5 mm
bis hin zu 9 mm x 9mm für das Package mit 64 Anschlüssen. Die Packagehöhe beträgt nur 0,8
mm.
Das BCC-Package gibt es in den Versionen BCC+ und BCC++, die sich durch einen EpoxydHohlraum für eine bessere Wärmeableitung und zusätzliche Massekontakte, die die MasseInduktivität verringern, unterscheiden. BCC-Packages können bis hin zu Frequenzen von 12
GHz benutzt werden, das hängt damit zusammen, dass die RLC-Werte für die vergoldeten
Anschlussdrähte sehr klein sind.
Da das BCC-Package vorwiegend in Japan verfügbar war, wurde mit dem CSP-Package ein
Chip-Scale-Package in gleicher Kleinheit entwickelt, dessen Bauform von vielen ChipHerstellern übernommen wurde.
Die Bauweise des BGA-Package ist vergleichbar einer kleinen gedruckten Schaltung mit
einem Plastikgehäuse in dem sich die Elektronik befindet. Die Anschlüsse auf der Unterseite
der gedruckten Schaltung bestehen aus kugelförmig geformten Lötpunkten; die in einem
quadratischen Array angeordnet sind, wobei in der Mitte des Arrays Anschlusspunkte
ausgespart sind.
BGA-Sockel sind CPU-Sockel für 32- und 64-Bit-Prozessoren mit mehr als 200
Anschlussstiften.
BGA-Packages gibt es mit 256, 352, 420 und 560 Anschlusspunkten, die in einem Abstand von
PACKAGES
1 mm oder 1,27 mm (1/20 Inch)
positioniert sind. Die Anschlüsse sind
in einer Achse mit Ziffern, in der
anderen Achse mit Buchstaben
gekennzeichnet. Der Anschluss “A1”
ist an der Stelle der Markierung, das
ist die Ecke des BGA, die keine
Kerbung aufweist.
Bei der Montage wird das BGAPackage auf einen BGA-Adapter
montiert. Dabei werden die
Lötpunkte solange erhitzt bis sie
schmelzen und sich mit den
Leitungen auf dem Adapter
verbinden. Da die Abstände der
einzelnen Anschlusslötpunkte nur 1
mm oder 1,27 mm auseinander
liegen, ist eine präzise Positionierung
des Chips unerlässlich.
BGA-Sockel, die die BGA-Adapter
aufnehmen, gibt es für SMT-Technik
und für die Montage mit Lochraster.
Sie sind temperaturresistent und
widerstehen der Infrarot-Erhitzung
bei der Montage.
Aufbau eines BGA-Chips
BGA-Baustein mit
kugelförmigen
Anschlusskontakten
CSP
chip scale package
CSP-Package
Exit
Index
5
Bei vielen Anwendungen spielt nach wie vor die Packagegröße der Chips eine wesentliche
Rolle, so beispielsweise in der Hörakustik und der Telemedizin wo sich komplette VideoAufnahme- und -Übertragungseinrichtungen in einer Kapsel, die unwesentlich größer ist als
Medikamentenkapseln, verbergen. Aus diesem Grund werden die Packages von Chips dank
PACKAGES
CSP-Package auf einer
Handy-Tastatur
Foto: Philips
DIL
dual in line
DIL-Package
DIP
dual inline package
Dual-Inline-Package
Exit
Index
6
moderner Chipmontagetechniken immer kleiner. Das BGA-Package verdeutlicht diesen Trend,
der sich im CSP-Package fortsetzt.
Das CSP-Package hat seinen Namen von der Chipgröße und ist so definiert, dass der Chip 80
% oder mehr der Packagefläche belegen muss. Das Package hat somit eine Größe, die nur
unwesentlich größer ist als der Dice. Es kann 8 bis 64 Anschlüsse haben. Die Größen der sehr
kompakten Packages liegen zwischen 2 mm x 2 mm über 4 mm x 4 mm bis hin zu 9 mm x 9
mm für ein CSP-Package mit 64 Anschlüssen. Beim CSP-Package befinden sich wie beim
BCC-Package, dem es sehr ähnlich ist, keine Anschlüsse außerhalb des Plastikkörpers. Aus
dem Basis-Package sind weitere Chip-Scale-Package hervorgegangen; so das LFCSP, WCSP
und UCSP, das MLP-Package und das LPCC.
Das CSP-Package wird wegen seiner geringen Abmessungen und dem geringen Gewicht für
Speicher und Mikroprozessoren, Controller, HF-Schaltungen, Flash-Speicher, SRAMs,
DRAMs, ASICs, DSPs und PLDs eingesetzt.
Die Sockelbezeichnungen und Chip-Packages Dual Inline (DIL) und Dual Inline Package
(DIP) werden weitgehend identisch verwendet.
Das DIL oder DIP ist das am häufigsten eingesetzte Package für Speicherbausteine, Verstärker,
integrierte aktive und passive Schaltungen und andere Komponenten wie Schalter. Die
Merkmale eines DIL-Packages liegen in der Anordnung der Anschlusskontakte, die sich an den
beiden Längsseiten des Packages befinden. Die Anzahl und der Abstand der Kontakte ist auf
beiden Seiten identisch.
Die DIP-Technik
Das Dual Inline Package beschreibt ein Gehäuse für Komponenten. Bei dieser Bauform sind
die Pins zweireihig angeordnet; auf beiden Seiten des Komponenten-Gehäuses. Die DIPBauweise wird für Speicherbausteine und andere aktive und passive Komponenten eingesetzt:
Für CPUs, Verstärker, DIP-Schalter, Komparatoren, Widerstandsnetzwerke, LAN-Controller,
LED-Einheiten usw.
Die DIP-Bauform sagt nichts über die Anzahl der beidseitig an der Längsseite angeordneten
Pins aus. Es gibt DIP-Bausteine mit 8, 14, 16,18, 20, 22, 24, 28, 32, 36, 40, 42, 48 und 64
PACKAGES
DIP-Baustein mit 18 Pins
FBGA
fine ball grid array
FBGA-Package
FC
flip chip
Flip-Chip
Exit
Index
7
Anschlussstiften. Die Anschlussstifte haben standardmäßig
einen Abstand von 2,54 mm (1/10 Inch), verjüngen sich
nach unten und sind abgewinkelt.
Darüber hinaus hat das Gehäuse eine Nut, die einen
fehlerhaften Einbau verhindern soll. Die Pin-Zählweise
erfolgt mit Pin “1”, der sich links neben der Nut befindet.
Der letzte Anschlussstift befindet sich rechts von der Nut.
Nachteilig ist bei der DIP-Bauform, dass die
Herstellungskosten bedingt durch die Größe des Packages
relativ hoch sind. Hinzu kommt, dass die inneren
Bondierungsdrähte, die die äußeren Kontaktstifte mit dem
Dice verbinden, lang sind und induktive und kapazitive Einflüsse haben, was eine Begrenzung
der Eigenschaften zur Folge hat. Außerdem ist der Hot Spot eines DIP-Packages relativ groß
und belegt einen großen Platz auf der Leiterplatte.
Das FBGA-Package entspricht im wesentlichen dem BGA-Package. FBGA-Packages gibt es
mit 48, 84, 104,144, 176 und 224 Anschlusspunkten. Die Abstände zwischen den
Anschlusspunkten sind nur 0,80 mm, gegenüber 1,0 mm bzw. 1,27 mm bei BGA.
Das Package ist aus Epoxyd.
Flip-Chip ist eine Package-Technologie, bei der nicht bondiert wird, sondern die Dice werden
unmittelbar auf das Substrat geklappt. Die Kontaktierung zwischen dem Die-Chip und dem
Substrat erfolgt direkt über ein Array aus kleinen Dellen (Bumps), die sich als Kontakte auf der
Oberfläche befinden. Die Flip-Chip-Technologie hat gegenüber der Bondierung den Vorteil,
dass sie mehr Anschlüsse haben kann, und, dass die elektrischen Leistungsmerkmale besser
sind, da sie ohne Anschlussdrähte auskommt. Das macht sich auch in der geringen Induktivität
der Anschlüsse bemerkbar, was sich in höheren Frequenzen und einem besseren Pulsverhalten
auswirkt.
Die Flip-Chip-Technik gibt es für viele Packages, so für Quad Flat No-Lead (QFN), Land Grid
Array (LGA), Chip Scale Package (CSP) und Ball Grid Array (BGA).
PACKAGES
FC-PGA
flip chip pin grid array
FC-PGA-Package
FLGA
fine land grid array
FLGA-Package
Das FC-BGA-Package ist ein Flip-Chip bei dem der Dice kongruent mit den Bonding-Punkten
direkt auf die Leiterplatte aufgeklebt ist, ohne dass zusätzliche Verbindungen zum Chip
hergestellt werden müssen. Die FC-PGA-Bauform wurde von Intel eingeführt, nachdem die
Pentium III-Prozessoren auf der Siliziumschicht ein integriertes Level-2-Cache haben.
Das FLGA-Package entspricht im wesentlichen dem BGA-Package. FLGA-Packages gibt es
mit 48, 56 und 84 Anschlusspunkten. Die Abstände zwischen den Anschlusspunkten sind nur
0,80 mm, gegenüber 1,0 mm bzw. 1,27 mm bei BGA.
Das Package ist aus Epoxyd.
HDP
high density packaging
High Density Packaging ist wie ASIC eine Integrationstechnologie für Klein- oder
Spezialserien. Bei der HDP-Technologie sind die Stückkosten geringer als bei ASICs, ebenso
die Entwicklungskosten, außerdem eignet sich die HDP-Technik besser für Kleinstserien. Die
Einsatzgebiete finden sich in Spezialbereichen wie der Medizintechnik, der Automobil- und der
Luftfahrttechnik, in industriellen Anwendungen und bei Sensoren.
Die HDP-Technik kann als gemischte Technik mit Standardkomponenten und ASICs aufgebaut
sein.
LCC
leadless chip carrier
Unter der Bezeichnung Chip Carrier gibt es diverse IC-Packages. Es handelt sich um
rechteckige oder quadratische Packages, die an allen vier Seiten Anschlusskontakte haben. Das
Basismaterial kann Plastik oder Keramik sein und die Anschlusskontakte können unmittelbar
an den Package-Seiten ausgeführt sein oder auch als Pins.
Das LCC-Package ist ein Chip-Carrier-Package ohne Anschlusspins. Die Anschlüsse befinden
sich als Kontakte an den vier Außenseiten des Packages.
Die LCC-Sockel sind von der JEDEC spezifiziert. Es gibt sie für die Durchstecktechnik und
die SMT-Technik. LCC-Sockel sind zuverlässig und eignen sich für Stoß- und
Vibrationsbelastungen.
LFCSP
leadframe chip scale package
Exit
Index
8
Das LFCSP-Package ist aus dem CSP-Package entstanden und zeichnet sich dadurch aus,
dass sich keine Anschlüsse außerhalb der Chipgröße befinden. Der Abstand der
PACKAGES
Anschlusskontakte kann 0,5 mm oder 0,8 mm betragen, die Anzahl der Anschlüsse liegt
zwischen 8 und 64, die Staffelung ist: 8, 10, 12, 16, 24, 28, 32, 40, 48, 56 und 64. Da die
LFCSP-Packages zwei unterschiedliche Kontaktabstände haben können, gibt es verschiedene
LFCSP-Packages in mehreren Größen. Die Größen der sehr kompakten Packages liegen
zwischen 2 mm x 2 mm (8 Anschlüsse) über 3 mm x 3mm (10, 12, 16), 4 mm x 4 mm (16, 20,
24) bis hin zu 9 mm x 9 mm für ein LFCSP-Package mit 64 Anschlüssen.
LGA
land grid array
LGA-Package
Aufbau eines LGA-Chips
Land Grid Array (LGA) ist eine CPUBauform. Bei dieser Technik hat der
Baustein nur ganz flache
Bodenkontakte, die mit den federnden
Pins in dem CPU-Sockeln den
Kontakt bilden. LGA-Bausteine sind
außerdem sehr kompakt und extrem
flach und erlauben eine hohe
Bestückungsdichte. Die Höhe beträgt
im eingebauten Zustand bei einem CSP-Package lediglich 0,68 mm.
Ein LGA-Baustein kann SMD-Komponenten und bondierte Chips enthalten. Der gesamte
Baustein ist in Epoxyd eingebettet.
LLP
leadless leadframe package
Um moderne Kommunikationsgeräte wie
Handys und PDAs, MP3-Player und
Flachbildschirme noch flacher bauen zu
können, gibt es mit den von National
entwickelten superflachen LLP-Packages
Chip-Gehäuse mit einer Dicke von gerade mal
0,4 mm.
Die LLP-Chips haben auf der Unterseite
kleine Lötkugeln, so genannte Bumps, über
die der Chip mit der Platine kontaktiert wird.
LLP-Package, Foto:
National Semiconductor
Exit
Index
9
PACKAGES
Es gibt diverse Ausführungen mit 6 bis 80 Kontaktpunkten, wobei die Anzahl bei neueren
Entwicklungen weiter erhöht werden wird.
LQFP
low profile quad flat pack
LQFP-Gehäuse mit 32 Pins
LTCC
low temperature cofired
ceramics
Exit
Index
10
Das LQFP-Package ist mit einer Dicke von
1,4 mm flacher als QFP. Darüber hinaus sind
die Abstände der Anschlüsse nur 0,5 mm.
LQFP-Bausteine gibt es mit 32, 44, 48, 52,
64, 80, 100, 128, 144, 176 und 208
Anschlüssen.
Das LQFP-Gehäuse ist von der Jedec unter
diversen Standards spezifiziert. Es ist für die
SMT-Technik konstruiert, quadratisch
aufgebaut und hat Kantenlängen von 7,0 mm,
10 mm, 14 mm, 20 mm und 24 mm. Der Abstand der Pins liegt zwischen 0,65 mm und 0,5 mm.
Glaskeramische Folien (LTCC) werden als Trägermaterial für miniaturisierte Schaltungen der
Mikrosystemtechnik benutzt. Auf die bis zu Temperaturen von 900 °C temperaturfesten LTCCFolien können leitende Materialien mit niedrigerem Schmelzpunkt wie Kupfer oder Silber als
Leiterbahnen aufgebracht und mit Komponenten bestückt werden.
Die LTCC-Technologie ist eine Schlüsseltechnologie in der Herstellung von diskreten
Bauelementen und Schaltungen, die in unterschiedlichen Materialien realisiert werden müssen.
Dazu gehören HF-Schaltungen wie Filter, die sich in dieser Technologie äußerst kompakt
realisieren lassen. Außerdem wird diese Technologie bei der Herstellung optischer
Komponenten, Displays und Brennstoffzellen eingesetzt.
Die LTCC-Technologie basiert auf Keramiken, die bei niedriger Temperatur gesintert wurden
und nutzt unterschiedliche Materialien für die aktiven und passiven Bauelemente. Sie ist
äußerst interessant für die Herstellung von Bauelementen, die unter extremen
Temperaturbedingungen eingesetzt werden. So beispielsweise in der Automobilindustrie, wo
diese Bauelemente bei Temperaturen über 150°C eingesetzt werden können.
PACKAGES
MCM
Multi-Chip-Modul
multi-chip module
Multi-Chip-Module vereinen mehrere Chips mit unterschiedlichen Funktionen auf einem
Modul. Sie werden u.a. für die Automation und die Automotive-Technik entwickelt und dort
eingesetzt und können den Sensor mit den Schnittstellen, den A/D-Wandler und den
Mikrocontroller in einem Mikrosystem-Modul oder einem Drahtlos-Mikrosystem integrieren.
Multi-Chip-Module werden auch für die Realisierung von Doppelkern-Prozessoren benutzt,
bei denen zwei Prozessorkerne auf einer Leiterplatte miteinander vereint werden.
MCP
multi chip package
Durch die zunehmende Miniaturisierung werden häufig mehrere Chips in einem Gehäuse
kombiniert. Eine solche kombinierte Anordnung nennt man Multi-Chip-Package (MCP).
In einem MCP-Bausteine können Logiken, Schnittstellen, Controller und Speicher oder andere
Digitaleinheiten vereint werden. Das Ziel ist ausschließlich die Verkleinerung der Bauelemente.
So können auf MCP-Bausteinen verschiedene Speicher auf kleinstem Raum integriert werden.
MLF
micro lead frame
MLF-Package
Das von Amkor entwickelte Micro Lead Frame Package (MLF) ist ein flaches, kleines und
sehr leichtes Plastikpackage mit kupferbasiertem Substrat. Das MLF-Package hat keine
Anschlussdrähte sondern nur kleine Lötkugeln, die sich an der Unterseite des Package
befinden und direkt für eine Lötverbindung mit der Leiterplatte genutzt werden können. Das
Package kann bis zu 164 Anschlüsse haben und ist so konstruiert, dass es eine optimale
Wärmeabfuhr unterstützt. Die Gehäuse haben Seitenlängen zwischen 2 mm und 12 mm und
eine Dicke zwischen 0,6 mm und 0,9 mm.
Das MLF-Package eignet sich ideal für kleine mobile Geräte wie Handhelds, Handys oder
PDAs.
MLP
micro leadframe package
MLP-Package
Bei den von der Firma Carsem entwickelten MLP-Packages handelt es sich um QFNPackages. Dieses Package, das es in drei Versionen gibt, gleicht dem CSP-Package.
Beim MLPQ, das “Q” steht für quad, befinden sich die Anschlusskontakte an allen vier
Packageseiten.
Das MLP-Package gibt es mit 8 bis 64 Anschlüssen in Größen von 3 mm x 3 mm (8) bis zu 9
mm x 9 mm (64). Die Dicke beträgt 0,9 mm. Das MLPM, das “M” steht für micro, ist noch
kleiner als das Standard-MLP-Package. Die Kontakte befinden sich an zwei Seiten des
Exit
Index
11
PACKAGES
MLPQ-Package mit
16 Anschlüssen
Package, das eine Größe von nur 2 mm x 1mm (3
Anschlüsse) bzw. 3 mm x 3 mm (10) hat.
Die dritte Version, das MLPD, das “D” steht für dual,
hat einen Footprint der denen der Packages SOIC,
SSOP, TSOP und MSOP entspricht., wodurch diese
Packages durch MLPD-Packages ersetzt werden
können.
MSOP
micro small-outline package
MSOP ist ein oberflächenmontierbares KleinstPackage mit 8 oder 10 Pins, MSOP8, MSOP10.
MSOP, das in den Abmessungen dem Package TSSOP entspricht, ist quadratisch mit einer
Gehäusegröße von 3 mm x 3 mm und einer Dicke von 1,1 mm.
Der Pinabstand beträgt 0,5 mm. MSOP ist ein oberflächenmontierbares Kleinst-Package mit 8
oder 10 Pins, MSOP8, MSOP10. MSOP, das in den Abmessungen dem Package TSSOP
entspricht, ist quadratisch mit einer Gehäusegröße von 3 mm x 3 mm und einer Dicke von 1,1
mm. Der Pinabstand beträgt 0,5 mm.
Package
package
Exit
Index
12
Unter einem Package versteht man in der Elektronik die konstruktive Gehäusebauweise einer
integrierten Schaltung, bei Transistoren spricht man vom Transistorgehäuse.
Die Package-Entwicklung ist unmittelbar mit der Chip-Entwicklung verbunden. Um den
PACKAGES
steigenden Anforderungen an die Funktionalität, dem Platzbedarf, den rapide gestiegenen
Anschlusszahlen und der Verarbeitungstechnik gerecht zu werden, wurden und werden ständig
neue Gehäuseformen für analoge und digitale Chips entwickelt, die sich durch ihre
Kompaktheit und die Lage und Art der Anschlusstechnik unterscheiden.
Historisch betrachtet gab es mit dem Single-Inline-Package ein Chip-Gehäuse bei dem die
Anschlüsse in einer Reihe hintereinander angeordnet waren und das Dual-Inline-Package mit
zwei Anschlussreihen an den Längsseiten des Gehäuses, das immer noch benutzt wird.
Mit steigender Anschlusszahl wurde das Gehäuse vergrößert und der Abstand zwischen den
Anschlüssen verringert. Als diese Technik an ihre Grenzen stieß, wurden die Anschlüse auf alle
vier Package-Kanten verteilt, was zu der Quad-Bauform mit dem Quad Flat Package (QFP)
führte. Auch bei dieser Technik wurden die Abstände zwischen den Anschlüssen verringert und
zum Zwecke der Platzersparnis unter das Package gebogen.
Die nächste Entwicklungsstufe waren die Ball-Grid-Packages bei denen sich die Anschlüsse als
Kontakte an der Package-Unterseite befinden. In dieser Technik sind CPUs mit mehreren
hundert Anschlüssen ausgeführt. Außerdem wird die BGA-Technik in den Kleinst-Packages
angewendet.
Neben der Anschlusszahl ist die Entwicklung der Chip-Gehäuse durch die ständige
Verringerung der Abstände zwischen den Anschlüssen und die Flachbauweise Bauweise
geprägt. So haben beispielsweise in SSOP ausgeführte Packages einen Pin-Abstand von nur 0,4
mm und die superflachen LLP-Package eine Dicke von nur 0,4 mm.
Bei den in Mobilgeräten eingesetzten miniaturisierten BCC- und CSP-Packages und deren
Varianten ist das Package nur unwesentlich größer als der eigentliche Chip.
PDIP
plastic dual inline package
Exit
Index
13
Das PDIP-Package ist ein rechteckiges Plastik-DIP, bei dem die Anschlusskontakte an den
Längsseiten angebracht sind. PDIPs gibt es mit 8 bis 48 Anschlüssen für die THR-Technik, bei
der die Anschlussstifte durch die Leiterplatte gesteckt werden. Das PDIP-Package ist ein
relativ robustes Package, das resistent ist gegen Verschmutzung. Es ist allerdings wesentlich
größer als die miniaturisierten CSP-Packages. Das PDIP gibt es in zwei Standardbreiten von
6,6 mm und 13,5 mm. Die Packagelänge ist abhängig von der Anzahl der Anschlüsse und liegt
zwischen 9,3 mm (8), 22,8 mm (10), 29,9 mm (16) und 37,4 mm (22, 24, 28).
PACKAGES
PGA
pin grid array
PGA-Package
Beim PGA-Package wird, wie beim BGA, ein
bestimmtes Raster für die Anschlussstifte
zugrunde gelegt. Das PGA-Package und seine
Varianten CPGA, SPGA, FC-PGA und PPGA
sind quadratisch aufgebaut, werden in die
PGA-Sockel gesteckt und mechanisch
arretiert.
Der PGA-Adapter wird primär als CPUSockel verwendet und variiert in der
Anschlusszahl als auch in der Anordnung des
Arrays. Dabei können die Stiftreihen parallel
oder versetzt angeordnet sein. Wie beim BGA
werden auch beim PGA mehrere äußere
Stiftreihen für die Anschlusskontakte
verwendet. Die Stiftreihen werden mit Ziffern
und Buchstaben gekennzeichnet, beginnend
PGA-Sockel, Sockeltyp 4,
für Pentium 60/66
bei der Einkerbung.
Die Stift-Arrays können aus zwei, drei vier oder fünf Reihen bestehen und in einer Reihe bis zu
37 Anschlussstifte haben. Durch die Vielzahl der PGA-Varianten, sind die verschiedenen
Sockel durch Nummern gekennzeichnet, von Sockel 1 bis Sockel 8 sowie weitere durch
Buchstaben und mehrstelligen Ziffern gekennzeichneten Sockel-Typen.
CPU-Sockel für PGA-Packages werden für 32- und 64-Bit-Mikroprozessoren mit Frequenzen
von über 200 MHz verwendet. Wenn sie aus Keramik bestehen, werden sie als CPGA
bezeichnet, aus Plastik als PPGA. Die Plastik-Packages ist preiswerter und in ihren
thermischen Eigenschaften den Keramik-Packages überlegen.
PGA-Packages gibt es für mehrere hundert Anschlussstifte, bis hin zu über 940.
PLCC
plastic leaded chip carrier
PLCC-Package
Exit
Index
14
Der PLCC-Baustein ist ein Kunststoff-Chipträger und entspricht dem QFJ. Er ist quadratisch
wie der QFP und hat nach unten gebogene Anschlüsse.
Die Anschlüsse sind an allen vier Seiten des Chips angebracht und haben einen Abstand von
PACKAGES
PLCC-Package
PoP
package on package
Exit
1,27 mm (1/20 Inch). PLCC-Packages gibt es mit 18, 20, 22,
28, 32, 44, 68, 84 und 100 Anschlüssen. Die Größe der PLCCs
ist quadratisch und hat Kantenlängen von 8,8 mm, 11,4 mm,
16,5 mm, 19 mm, 24 mm und 29,2 mm.
Die Nummerierung der Anschlüsse erfolgt gegen den
Uhrzeigersinn (von oben gesehen) und beginnt mit dem Stift
“1” an der Markierung in der Mitte einer Seite.
PLCC-Sockel gibt es für SMT-Technik und auch für die
Montage in Lochrastern. Sie sind mit Federkontakten
ausgestattet und resistent gegen Stoß- und Vibrationsbelastungen.
Bei Package-on-Package (PoP) handelt es sich um Chips in einem flachen Gehäuse, die sich
einfach aufeinander montieren lassen. Die einzelnen PoP-Chips können von verschiedenen
Herstellern gefertigt sein und unterschiedliche Funktionen erfüllen.
PPGA
plastic pin grid array
PPGA-Package
Das PPGA-Packages ist eine Plastikvariante des PGA-Packages. Es wird wie dieses für 32und 64-Bit-Mikroprozessoren mit Frequenzen von über 200 MHz verwendet. Die PlastikPackage ist preiswerter und in seinen thermischen Eigenschaften dem Keramik-Package
überlegen. An der Oberfläche der PPGA-Packages befindet sich eine quadratische metallische
Fläche über die die Wärme abgeleitet wird.
QFJ
quad flat J-lead
Der QFJ-Baustein ist quadratisch wie der QFP und hat wie der SOJ nach unten gebogene
Anschlüsse. Die Anschlüsse sind an allen vier Seiten des Chips angebracht und haben einen
Abstand von 1,27 mm (1/20 Inch). QFJ-Packages gibt es mit 18, 20, 22, 28, 32, 44, 68 und 84
Anschlüssen.
Der Baustein wird auch unter der Bezeichnung PLCC geführt.
QFN
quad flat no-lead
QFN-Package
Das QFN-Package ist ein Plastik-Miniatur-Package. Das QFN-Package gibt es in Größen von
1,2 mm x 1,5 mm, 1,6 mm x 1,6 mm, 2 mm x 2 mm, 3 mm x 3 mm und 5 mm x 5 mm. Der
Footprint ist mit einigen SOT- und TSSOP-Packages kompatibel, allerdings um ca. 60 %
Index
15
PACKAGES
Unterseite des
QFN-Packages
kleiner als der von TSSOP. Die
thermischen Eigenschaften sowie die
induktiven und kapazitiven
Anschlusswerte wurden gegenüber
TSSOP wesentlich verbessert.
QFN-Packages gibt es mit 14, 16, 20,
24 und 32 Anschlüssen. Sie eigenen
sich wegen ihrer Kompaktheit ideal
für mobile Endgeräte, für Handys,
PDAs und anderen mobilen
Konsumergeräten.
Das QFN-Package wurde von Texas
Instruments, Integrated Device
Technology und Hitachie entwickelt.
QFP
quad flat package
QFP-Package
Beim QFP-Package, einem quadratischen Package, befinden sich die Anschlüsse an allen vier
Seiten. QFP-Bausteine gibt es mit 44, 56, 64, 80, 100, 128, 160, 208, 240, 272 und 304
Anschlüssen. Die verschiedenen Ausführungen können Pin-Abstände von 0,4 mm, 0,5 mm,
0,65 mm, 0,8 mm und 1,0 mm haben. Wobei die Kontakte nach unten, seitlich nach außen oder
unter den Mikroprozessor gebogen sein können. QFPs sind quadratisch und haben
Kantenlängen von 10 mm (44, 52, 64 Anschlüsse) und 14 mm (64, 80).
QFP-Packages kommen bei 16-Bit- und 32-Bit-Prozessoren, wie dem 80286 und 80386 zum
Einsatz.
RCP
redistributed chip packaging
RCP-Package
Exit
Index
16
Redistributed Chip Packaging (RCP) ist eine Package-Technologie, die die klassische
Halbleiterverdrahtungstechnik für Chips über Metallisierungsebenen benutzt. Sie hat eine
höhere Integrationsdichte als BGA-Packages und ist zudem flexibler zu handhaben.
RCP sorgt für die Integration des Halbleitergehäuses als funktionellen Bestandteil des Chips
und vereinfacht den Montageprozess. Sie ist zudem kompatibel zu modernen
Montagetechniken wie System in Package (SiP), Package on Package (PoP) und CavityWeitere Top-Infos unter ITWissen.info
PACKAGES
Gehäusen. Da Chips in RCP-Technik kompakter ausgeführt werden können als in anderen
Technologien, bietet sie bis zu 30 % Platzersparnis.
SDIP
shrink dual inline package
SECC
single edge contact cartridge
SHP
surface horizontal package
SIP
single inline package
Single-Inline-Package
Exit
Index
17
Der SDIP-Bausstein hat gegenüber DIP einen geringeren Abstand zwischen den Anschlüssen.
Dieser beträgt 1,778 mm und in einer anderen Ausführung 2,545 mm.
Die Anschlüsse sind auf beiden Längsseiten des Bausteins angebracht. SDIP-Packages gibt es
mit 20, 22, 30, 42 und 60 Anschlüssen.
Der SECC ist eine spezielle Bauform für Mikroprozessoren, die so genannten Slot-Prozessoren.
Die Pozessoren befinden sich auf einer kleinen Steckkarte, die in einem Plastikgehäuse
untergebracht ist und die in einen Slot eingesteckt wird. Bei den CPU-Sockeln gibt es zwei
Slot-Varianten, die nicht kompatibel zueinander sind: den Slot 1 von Intel und den Slot A von
Advanced Micro Devices (AMD), der mit dem EV6-Protokoll vom Alpha-Prozessor arbeitet.
Slot 1 ist für den PentiumII und III, Slot A für den Athlon.
SECC-2 wurde für höhere Taktfrequenzen von über 350 MHz entwickelt.
Das SHP-Package ist ein aufgebaut wie ein Single Inline (SIL); es wird aber direkt stehend in
SMT-Technik auf das Motherboard gelötet. Die Anschlüsse befinden in einer Reihe und haben
Abstände von 0,65 mm, 0,8 mm 0,95 mm und 1,0 mm. SHP-Bausteine gibt es mit 20, 30, 32,
64 und 70 Anschlüssen.
Das Single Inline Package (SIP) ist eine klassische Bauart für Speicherchips und andere
integrierte Schaltungen. Diese Bauart ist platzsparend, da die Komponenten senkrecht
angeordnet sind. SIPs haben nur eine Leiste mit Anschlussstiften, deren standardmäßiger
Abstand 2,54 mm beträgt. Der Anschlussstift ist durch eine Einkerbung gekennzeichnet.
SIPs sind gewissermaßen die Vorgänger der SIMMs, wobei es sich bei den SIPs immer um
einzelne diskrete Speicherbausteine handelte und diese mit Steckfüßen, statt der bei SIMMs
benutzten Kontaktleiste ausgestattet waren.
An Sockeln für SIP-Packages werden eine Vielzahl an Varianten angeboten.
PACKAGES
SIP
system in a package
System-in-a-Chip
Mit “System in Package” werden Halbleiterschaltungen bezeichnet, die in einem Package
verschiedene Chips zu einem kompletten elektronischen System vereinen. Bei einem solchen
SIP-Package werden alle Funktionen, die normalerweise von einzelnen Chips ausgeführt
werden, in einem einzelnen Chip zusammengeführt. Dabei kann es sich um analoge und
digitale Funktionen handeln, wie die von Komparatoren oder Verstärkern, logischen
Schaltkreisen oder Speichereinheiten, I/O- und DSP-Schaltkreisen.
In einem System-in-Package werden alle individuellen Chips zu einem Package
zusammengebaut, was zu einer wesentlichen Platzersparnis und zu niedrigeren Montagekosten
beiträgt.
Im Gegensatz zu einem System-on-Chip besteht ein SIP aus einzelnen Chips, die in einem
Package untergebracht sind. Das System on Chip hingegen ist ein einzelner Chip, der die
komplette Elektronik enthält. Da es für die meisten Funktionalitäten bereits Chips gibt, werden
diese bei der SIP-Technik in einem Package vereint.
Die Vorgängertechnik der SIP-Technik sind die Multi-Chip-Module (MCM), bei denen
ebenfalls verschiedene Chips in einem Keramik-Package montiert wurden.
SOIC
small outline integrated
circuit
SOIC-Package
Das SOIC-Package ist ein Plastik-Package für die SMT-Technik, bei dem die gebogenen
Anschlusskontakte an den Längsseiten angebracht sind.
SOIC-Packages sind von der JEDEC spezifiziert und in verschiedenen Standardbreiten
lieferbar. Neben der schmalen Ausführung mit einer Breite von 3,8 mm gibt es noch die
doppelt so breite Version mit 7,6 mm Breite.
Der Abstand zwischen den
Anschlusskontakten ist standardmäßig 1,27
mm (0,05 inch).
Die Pins sind so gewinkelt, dass sie eben auf
der Leiterplatte aufliegen. Die Packagelänge
ist abhängig von der Anzahl der
Anschlusskontakte. SOICs gibt es in einer
Version mit 6, 8, 10, 14 und 16 Pins in der
Breite von 3,8 mm und einer weiteren
SOIC-Package
Exit
Index
18
PACKAGES
Version mit 16, 20, 24 und 28 Anschlüssen in der Breite von 7,6 mm. Das SOIC-Package ist
ein Plastik-Package für die SMT-Technik, bei dem die gebogenen Anschlusskontakte an den
Längsseiten angebracht sind.
SOIC-Packages sind von der JEDEC spezifiziert und in verschiedenen Standardbreiten
lieferbar. Neben der schmalen Ausführung mit einer Breite von 3,8 mm gibt es noch die
doppelt so breite Version mit 7,6 mm Breite. Der Abstand zwischen den Anschlusskontakten ist
standardmäßig 1,27 mm (0,05 inch).
Die Pins sind so gewinkelt, dass sie eben auf der Leiterplatte aufliegen. Die Packagelänge ist
abhängig von der Anzahl der Anschlusskontakte. SOICs gibt es in einer Version mit 6, 8, 10, 14
und 16 Pins in der Breite von 3,8 mm und einer weiteren Version mit 16, 20, 24 und 28
Anschlüssen in der Breite von 7,6 mm.
SOJ
J-leaded small-outline
package
SOJ-Package
Beim SOJ-Package sind die Anschlüsse an beiden Längsseiten angebracht. Sie sind zur
Platzersparnis zur Unterseite des Chips gebogen, wobei das J-leaded besagt, dass der Anschluss
J-förmig gebogen ist.
SOJ-Bausteine gibt es in zwei Breiten von 7,6 mm und 10 m mit 20, 24, 26, 28, 32, 36, 40, 42
und 50 Anschlüssen. Der Abstand zwischen den Anschlüssen beträgt 0,8 mm und 1,27 mm.
Der SOJ-Sockel wird auf die Oberfläche montiert, er hat eine geringe Einbauhöhe, ist sehr
temperaturresistent und hat Federkontakte für die Aufnahme des SOJ-Bausteins. Beim SOJPackage sind die Anschlüsse an beiden Längsseiten angebracht. Sie sind zur Platzersparnis zur
Unterseite des Chips gebogen, wobei das J-leaded besagt, dass der Anschluss J-förmig gebogen
ist.
SOJ-Bausteine gibt es in zwei Breiten von 7,6 mm und 10 m mit 20, 24, 26, 28, 32, 36, 40, 42
und 50 Anschlüssen. Der Abstand zwischen den Anschlüssen beträgt 0,8 mm und 1,27 mm. #2
Der SOJ-Sockel wird auf die Oberfläche montiert, er hat eine geringe Einbauhöhe, ist sehr
temperaturresistent und hat Federkontakte für die Aufnahme des SOJ-Bausteins.
SOP
small outline package
Bei der SOP-Bauweise liegen die Anschlussstifte wie beim DIP an den Längsseiten des ChipBausteins und sind nach außen gebogen.
SOPs gibt es mit 8, 10, 16, 24, 28, 32, 40 und 44 Pins, die einen Abstand von 1,27 mm (1/20
Exit
Index
19
PACKAGES
Inch) haben. Die Nummerierung der PINs beginnt an der Einkerbung. Bei der SOP-Bauweise
liegen die Anschlussstifte wie beim DIP an den Längsseiten des Chip-Bausteins und sind nach
außen gebogen.
SOPs gibt es mit 8, 10, 16, 24, 28, 32, 40 und 44 Pins, die einen Abstand von 1,27 mm (1/20
Inch) haben. Die Nummerierung der PINs beginnt an der Einkerbung.
SOT
small outline transistor
SOT-23-Gehäuse mit
6 Pins
SPGA
staggered pin grid array
Exit
Index
20
Das SOT- oder SO-Gehäuse ist das Standardgehäuse für
Dioden und Transistoren. Es wurde bereits in den 70er
Jahren für die SMT-Technik entwickelt und in
Konsumergeräten eingesetzt.
Unter der Bezeichnung SOIC wird die SOT-Bauweise
auch für integrierte Schaltungen (IC) benutzt. Über die
Jahre wurde der Bedarf nach kleineren IC- und
Transistorgehäusen immer dringlicher, daher gibt es das
SOT-Gehäuse auch in miniaturisierter Bauweise als SOT23.
Das SOT-23-Gehäuses, das von der JEDEC in TO-236 umbenannt wurde, ist nur 1,3 mm breit,
3,0 mm lang und 1,0 mm dick. Der Abstand der Pins liegt bei 1,9 mm. Die in dem SOT-23Gehäuse enthaltenen Dice haben eine Fläche von 0,75 qmm. Ein solcher SOT-23 kann eine
Leistung von 200 mW ableiten. Die kleinsten SOT-Gehäuse sind nur 0,8 mm breit, 1,6 mm lang
und 0,7 mm dick, der Pinabstand liegt bei 1,0 mm.
Die SOT-23-Gehäuse sind ideal für Kleinsignal-Transistoren, können auch analoge Schaltungen
für Spannungsstabilisierungen, Leitungstreiber, Empfänger und Receiver, LED-Treiber,
Thermostaten usw. enthalten.
SOT-Gehäuse gibt es in den verschiedensten Größen, die kleinsten haben 3, 5, 6 und 8 Pins.
Bei dieser Package-Ausführung, die für CPUs benutzt wird, sind die Anschlüsse in mehreren
Reihen versetzt unter dem Package angeordnet. Das SPGA-Package ist eine Variante des PGAPackages und ist für CPUs konzipiert, die mehr als 200 Anschlüsse haben.
Das SPGA-Package zeichnet sich dadurch aus, dass durch das versetzte Layout der Pins auf
PACKAGES
dem gleichen Platz mehr Anschlüsse untergebracht werden können.
Das Staggered-Design wird beim Pentium und bei späteren CPUs benutzt.
SSOP
shrink small outline package
SSOP-Package
TCP
tape carrier package
TCP-Packages mit
integriertem Chip,
Foto: OKI
Exit
Index
21
Die SSOP-Bauweise zeichnet sich gegenüber der SOP durch eine
kompaktere Bauweise aus mit geringeren Abständen zwischen
den Anschlüssen.
Die SSOP-Chip-Bausteine gibt es mit 8, 16, 20, 28, 30, 32, 48, 56,
64 und 70 Anschlüssen, wobei diese Abstände zwischen 0,4 mm,
0,65 mm, 0,8 mm, 0,95 mm und 1 mm haben können. Die
quadratischen SSOPs haben Kantenlängen von 5,3 mm (8, 16, 20,
24), 7,6 mm (48, 54) und 10,2 mm (64, 70).
Die SSOPs eignen sich für die SMT-Technik und sind von der JEDEC spezifiziert.
TCP-Packages basieren auf Filmmaterial wie Upilex (TM) oder Kapton (TM). Das
Filmmaterial ist mit einer Kupferfolie kaschiert, über die die Bondierung und die Anschlüsse
realisiert werden. Für die automatische Montage ist der Film mit einer Perforation für den
Transport versehen, ähnlich einem fotografischen Film. Der Chip wird an eine ausgestanzte
Stelle im Film eingefügt und über so genannte Bumps, das sind Kontaktstellen, bondiert. Das
Filmmaterial kann eine Gesamtbreite von 35
mm, 48 mm oder 70 mm haben und 75 µm
oder 125 µm dick sein. Die Anzahl an
Kontakten ist beliebig variierbar und kann bis
zu 544 Anschlüsse betragen.
TCP-Packages sind extrem flach, haben eine
exzellente Temperaturcharakteristik und
bieten eine gewisse mechanische Flexibilität.
Sie wurden primär für LCD-Treiber
entwickelt, werden aber auch ASICs und
anderen Halbleierschaltungen eingesetzt.
PACKAGES
TFBGA
thin fine-pitch ball grid array
Das TFBGA-Package ist vergleichbar mit dem BGA-Package mit dem Unterschied, dass die
kugelförmig geformten Lötpunkte an der Package-Unterseite einen geringeren Abstand haben.
Dieser liegt bei nur 0,5 mm bis 1,0 mm. Die Lötpunkte sind wie beim BGA-Package als Array
in Reihen und Spalten angeordnet. Außerdem sind die TFBGA-Packages nur 1,2 mm dick. Der
Unterschied von TFBGA zu VFBGA liegt in der Dicke des Package, das bei VFBGA nur 1,0
mm dick ist.
Die Außenmaße der TFBGA-Packages sind von der JEDEC standardisiert.
TQFP
thin quad flat package
as TQFP-Package ist wesentlich flacher als das von QFP oder von LQFP. Die Bausteine sind
nur 1,2 mm oder 1,27 mm dick. LQFP-Bausteine eignen sich bedingt durch ihre extrem flache
Bauweise für den Einsatz in Notebooks, Handhelds und anderen mobilen Geräten. Es gibt
diese Bausteine mit 44, 48, 64, 80, 100 und 120 Anschlüssen. Der Abstand zwischen den
Anschlüssen kann 0,5 mm und 0,8 mm betragen.
Die Größe des TQFP-Gehäuses mit 48 Pins beträgt 7,0 mm x 7,0 mm.
Die Nummerierung der Anschlüsse erfolgt fortlaufend von der Markierung aus gegen den
Uhrzeigersinn.
TSOP
thin small outline package
TSOP-Package
28-poliges TSOP-Package
Exit
Index
22
Das TSOP-Package ist eine dünnere Ausführung des SSOP für DRAMs, die sich für den
Einsatz in Notebooks, Laptops und Handhelds
eignet. Es handelt sich um ein rechteckiges
Package mit einer Dicke von 1 mm.
Bei den TSOP-Bausteinen sind die
Anschlüsse wie bei SOP und SSOP nach
außen gebogen für die Montage auf SMTTechnik.
Es gibt diese Bausteine mit vielen
unterschiedlichen Anschlusszahlen zwischen
20 und 86 Pins. Ebenso gibt es TSOPs mit
unterschiedlichen Pin-Abständen von 0,5 mm
über 0,65 mm, 0,8 mm bis zu 1,27 mm.
PACKAGES
Das TSOP-Package gibt es in zwei Versionen: bei der einen Version befinden sich die
gebogenen Anschlüsse an der Längsseite des Package, bei der anderen an der Querseite.
Eingesetzt werden TSOP-Packages in kleinen DIMMs und in Kreditkarten.
Das TSOT-Gehäuse gibt es mit 6 Pins. Es hat
Abmessungen von 1,65 mm Breite, 2,97 mm Länge
und 0,87 mm Dicke.
Der Abstand der Anschlüsse beträgt 0,95 mm. Das
TSOT-Gehäuse wurde für die SMT-Technik
entwickelt und enthält analoge Schaltungen für die
Spannungsregulierung.
TSOT
thin small outline transistor
TSOT-Gehäuse mit 6 Pins
Das TSSOP-Gehäuse ist ein flaches Dual-InlinePackage für SMT-Technik. Das TSSOP-Gehäuse, in
dem digitale und analoge Schaltungen wie Speicher,
Differenzverstärker, A/D-Wandler, Gleichspannungswandler, Leitungstreiber, analoge Puffer,
Operationsverstärker und Ausgangsverstärker
untergebracht sein können, kann eine
unterschiedliche Anzahl an Pins aufweisen: 8, 10,
14, 16, 20, 24, 28, 48, 56, 64 und 80 Pins.
Entsprechend ist die Größe eines TSSOP-Gehäuses
mit 16 Pins nur 4,4 mm breit, 5 mm lang und 0,9
mm dick. Der Abstand der Pins beträgt 1/4",
entsprechend 0,65 mm. Bei den Gehäusen mit 40
und 56 Pins reduziert sich der Pin-Abstand auf 0,5
mm. Das Gehäuse mit 56 Pins hat eine Breite von
6,1 mm und eine Länge von 14,0 mm, die Dicke
beträgt 0,9 mm. Das TSSOP-Gehäuse wurde von
der JEDEC unter MO-153 standardisiert.
TSSOP
thin shrink small outline
package
TSSOP-Package
TSSOP-Gehäuse mit
16 und 48 Pins
Exit
Index
23
PACKAGES
UCSP
chip-scale package
UCSP-Package
Anschluss-Array beim
UCSP-Package, Foto:
Maxim
URM
universal retention module
UCSP ist eine von der Firma Maxim benutzte Bezeichnung für ein
WLCSP-Package. Das Maxim-UCSP wird auf einem Silizium-Wafer
aufgebaut, das von einem dünnen Schutzfilm überzogen ist. Dieser
Schutzfilm soll die mechanische Beanspruchung beim Anschluss der
Kontakte verringern und die Substratoberfläche elektrisch isolieren.
Wie das CSP-Package ist auch das UCSP-Package nicht größer als
der eigentliche Chip. Die Anschlüsse vom UCSP-Package sind wie
beim BGA-Package als Array angeordnet. Es gibt Ausführungen mit
2x2, 2x3, 3x3, 4x3, 4x4, 5x4, 5x5, 6x5 und 6x6 Anschlüsse. Die Packagegrößen liegen
zwischen 1 mm x 1mm bis hin zu 3 mm x 3 mm.
Das Universal Retention Module (UTM) ist eine Aufnahmemodul mit dem der Pentium II mit
Single Edge Contact Cartridge (SECC) und der Celeron im CPU-Sockel Slot 1 befestigt
werden.
VFBGA
very-thin fine-pitch ball grid
array
Das VFBGA-Package ist vergleichbar mit dem BGA-Package mit dem Unterschied, dass die
kugelförmig geformten Lötpunkte an der Package-Unterseite einen geringeren Abstand haben.
Dieser liegt bei nur 0,5 mm bis 1,0 mm. Sie sind wie beim BGA-Package als Array in Reihen
und Spalten angeordnet. Außerdem sind die VFBGA-Packages nur 1,0 mm dünn und damit um
0,2 mm dünner als die TFBGA-Packages.
Die Außenmaße der VFBGA-Packages sind von der JEDEC standardisiert.
WCSP
wafer chip scale package
WCSP-Package
Das Wafer Chip Size Package (WCSP) ist ein Miniatur-Package, das sich für die Montage in
SMT-Technik eignet. Es wird u.a. für analoge ICs benutzt und zeichnet sich durch eine große
Designflexibilität und Zuverlässigkeit aus. Es hat im Gegensatz zu
anderen Gehäuseformen eine hohe elektrische Leistung, ein
dünnes Gehäuseprofil und hohe Bestückungsausbeuten.
Das WSCP-Package benutzt eine effiziente
Verbindungstechnologie bei der die Anschlusskontakte über die
gesamte Chipoberfläche gebildet werden. Dadurch wird keine
Package-Unterseite eines
WCSP-Packages, Foto:
Casio-Micronics
Exit
Index
24
PACKAGES
Bondierung benötigt was zu einer wesentlichen Verringerung des Platzbedarfs beiträgt. Darüber
hinaus vermeidet diese Technik werden induktive und kapazitve Einflüsse der
Bondierungsleitungen.
WLCSP
wafer-level chip-scale
package
WLCSP-Package
Das Anschlusskonzept des WLCSP-Package unterscheidet sich von den anderen BGAPackages und CSP-Packages dahingehend, dass kein zusätzliches Unterlegmaterial benötigt
wird. Der eigentliche Chip wird direkt mit dem Gesicht nach unten auf die Leiterplatte gelötet.
Es wird nicht bondiert, wodurch die Induktivität zwischen dem Chip und der Leiterplatte
minimiert wird. Weitere Vorteile liegen in der Verkleinerung der Packagegröße, der
Verringerung der Herstellungszeit und der verbesserten Wärmeleitfähigkeit.
ZIF
ZIF-Sockel
Zero Insertion Force (ZIF) ist eine Verbindungstechniken, bei der der Steck- und Ziehvorgang
von einer Verbindung ohne Kraftaufwand erfolgt. Diese Technik wird in Steckverbindern und
CPU-Sockeln eingesetzt.
Der Zero Insertion Force-Sockel ist ein CPU-Sockel, in den man die Chips ohne Kraftaufwand
einstecken und auch wieder entfernen kann. Der Vorteil dieses Sockels gegenüber anderen
Sockelkonstruktionen liegt in der schonenderen Behandlung der Pins. Der ZIF-Sockel hat
einen Arretierungshebel mit dem der Prozessor ausgebaut werden kann.
Die ZIF-Sockel sind durchnummeriert von “1” bis “8” und wurden zuerst für die
verschiedensten Ausführungen des 80486 gebaut, später auch für den Pentium.
ZIP
zigzag inline package
Die ZIP-Bauweise entspricht im wesentlichen dem Single Inline Package (SIP). Im Gegensatz
zu diesem sind die in Reihe liegenden Anschlussstifte in einer Zick-Zack-Linie nach außen
gebogen.
ZIP-Packages gibt es mit 20, 24, 28 und 40
Anschlussstiften, der Abstand zwischen den
Stiften beträgt 1,27 mm (1/20 Inch).
VRAM in ZIP-Bauweise
Exit
Index
25

Package

Transcription

Similar documents

Packages Glossar Packages

betriebshandbuch - Para

HDMI™ Adapterkabel

Copyright und Garantie Die Information in diesem Dokument kann

Lernpaket Allen Jones - Weltkulturerbe Völklinger Hütte

Leiterplatten Glossar Leiterplatten

NI Circuit Design Suite Professional Edition Release Notes

SoundStation VTX 1000